KR980007339A - 프로세서와 텔레포니 디바이스간의 클럭 선택 장치 - Google Patents

프로세서와 텔레포니 디바이스간의 클럭 선택 장치 Download PDF

Info

Publication number
KR980007339A
KR980007339A KR1019960020141A KR19960020141A KR980007339A KR 980007339 A KR980007339 A KR 980007339A KR 1019960020141 A KR1019960020141 A KR 1019960020141A KR 19960020141 A KR19960020141 A KR 19960020141A KR 980007339 A KR980007339 A KR 980007339A
Authority
KR
South Korea
Prior art keywords
clock
time slot
switch
processor
devices
Prior art date
Application number
KR1019960020141A
Other languages
English (en)
Other versions
KR100197438B1 (ko
Inventor
채승훈
Original Assignee
유기범
대우통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유기범, 대우통신 주식회사 filed Critical 유기범
Priority to KR1019960020141A priority Critical patent/KR100197438B1/ko
Publication of KR980007339A publication Critical patent/KR980007339A/ko
Application granted granted Critical
Publication of KR100197438B1 publication Critical patent/KR100197438B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
    • H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme
    • H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored programme using multi-processor systems
    • H04Q3/54566—Intelligent peripherals, adjunct processors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M2201/00—Electronic components, circuits, software, systems or apparatus used in telephone systems
    • H04M2201/34—Microprocessors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13214—Clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 클럭에 동기되어 타임 슬롯 데이터를 입출력하는 다수의 텔레포니 디바이스(D1-Dn)들과의 통신을 위한 전전자 교환기내 장치로서, 메모리(11)와, 상기 메모리(11)가 저장된 데이터를 타임 슬롯화하여 독출하고, 인가되는 타임 슬롯 데이터를 상기 메모리(11)가 순차적으로 저장하도록 제어하는 제어부(12)와, 상기 메모리(11)로부터 독출된 타임 슬롯 데이터를 인가 클럭에 동기되어 출력하며, 상기 인가 클럭에 동기되어 인가되는 타임 슬롯데이터 상기 메모리(11)에 인가하는 정합부(13)를 구비하는 프로세서(1)와; 소정 주파수의 클럭을 발진하여 상기 정합부(13) 및 디바이스(D1-Dn)에 제공하는 발진기(21)와, 상기 발진기(21)의 클럭에 동기되어 상기 정합부(13)의 타임 슬롯 데이터를 상기 디바이스(D1-Dn)들에 순차적으로 제공하고, 상기 디바이스(D1-Dn)로 부터의 데이터들을 타임 슬롯화하여 상기 정합부(13)에 제공하는 타임 슬롯 스위치(22)를 구비한다.
따라서, 본 발명은 프로세서내의 클럭외에 변환 장치 및 디바이스내의 클럭을 이용하여 데이터 전송이 가능하므로, 프로세서 내의 클럭이상으로 인해 모든 변환 장치를 이용한 전송이 불가능한 경우를 방지할 수 있다는 효과가 있다.

Description

프로세서와 텔레포니 디바이스간의 클럭 선택 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 프로세서와 텔레포니 디바이스간의 클럭 선택 장치의 블록도.
제2도는 본 발명에 따른 프로세서와 텔레포니 디바이스간의 클럭 선택 장치의 다른 실시예를 도시한 블록도.
제3도는 본 발명에 따른 프로세서와 텔레보니 디바잇스간의 크럭 선택 장치의 또 다른 실시예를 도시한 블록도.

Claims (3)

  1. 클럭에 동기되어 타임 슬롯 데이터를 입출력하는 다수의 텔레포니 디바이스(D1-Dn)들과의 통신을 위한 전전자 교환기내 장치로서, 메모리(11)와 상기 메모리(11)가 저장된 데이터를 타임 슬롯화하여 독출하고, 인가 되는 타임 슬롯 데이터를 상기 메모리(11)가 순차적으로 저장하도록 하는 제어부(12)와, 상기 메모리911)로 부터 독출된 타임 슬롯 데이터를 인가 클럭에 동기되어 출력하며, 상기 인가 클럭에 동기되어 인가되는 타임 슬록 데이터를 상기 메모리(11)에 인가하는 정합부(13)를 구비하는 프로세서(1)와; 소정 주파수의 클럭을 발진하여 상기 정합부(130 및 디바이스(D1-Dn)에 제공하는 발진기(21)와 상기 발진기 (21)의 클럭에 동기되어 상기 정합부 (13)의 타임 슬롯 데이터를 상기 디바이스(D1-Dn)들에 순차적으로 제공하고, 상기 디바이스(D1-Dn)로부터의 데이터들을 타임 슬롯화하여 상기 정합부(13)에 제공하는 타임슬롯 스위치(22)를 구비하는 변환 장치(2)를 포함한 프로세서와 텔레포니 디바이스간의 클럭 선택 장치.
  2. 제1항에 있어서, 상기 변환 장치(2)는, 상기 디바이스(D1-Dn)로부터 제공되는 클럭 또는 상기 발진기(21)로 부터 제공되는 클럭을 선택하여 상기 타임 슬롯 스위치(22) 및 정합부(13)에 인가하는 선택기(23)를 더 구비하는 프로세서와 텔레포니 디바이스간의 클럭 선택 장치.
  3. 제2항에 있어서, 상기 프로세서(1)는, 소정 클럭을 발진하는 발진기(14)와; 상기 발진기(14) 또는 상기 선택기(23)의 클럭을 상기 정합부(13)에 인가하며, 상기 발진기(14)의 클럭을 선택적으로 상기 선택기(23)에 인가하는 스위치(15)를 더 구비하도록 구성하며, 상기 변환 장치(2)는, 상기 디바이스(D1-Dn)로부터 제공되는 클럭 또는 상기 발진기(21)로부터 제공되는 클럭 또는 상기 스위치(15)로부터 제공되는 클럭을 선택하여 상기 타임 슬롯 스위치(22)에 인가하며, 상기 스위치(15)로부터 클럭이 제공될 때에는 이 클럭을 타임 슬롯 스위치(22) 및 디바이스(D1-Dn)들에 제공하나, 스위치 (15)로부터 클럭이 제공되지 않을 때에는 발진기 (21)또는 디바이스(D1-Dn)들로부터 제공되는 클럭들 중 하나를 타임 슬롯 스위치(22) 및 스위치(15)에 제공하도록 구성한 선택기(23)를 더 구비하는 프로세서와 텔레포니 디바이스간의 클럭 선택 장치.
KR1019960020141A 1996-06-05 1996-06-05 프로세서와 텔레포니 디바이스간의 클럭 선택 장치 KR100197438B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960020141A KR100197438B1 (ko) 1996-06-05 1996-06-05 프로세서와 텔레포니 디바이스간의 클럭 선택 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020141A KR100197438B1 (ko) 1996-06-05 1996-06-05 프로세서와 텔레포니 디바이스간의 클럭 선택 장치

Publications (2)

Publication Number Publication Date
KR980007339A true KR980007339A (ko) 1998-03-30
KR100197438B1 KR100197438B1 (ko) 1999-06-15

Family

ID=19460977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020141A KR100197438B1 (ko) 1996-06-05 1996-06-05 프로세서와 텔레포니 디바이스간의 클럭 선택 장치

Country Status (1)

Country Link
KR (1) KR100197438B1 (ko)

Also Published As

Publication number Publication date
KR100197438B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US4571723A (en) Pulse code modulated digital telephony tone generator
KR970024568A (ko) 위상 조정 회로, 그 회로를 포함하는 시스템 및 위상 조정 방법
KR980007339A (ko) 프로세서와 텔레포니 디바이스간의 클럭 선택 장치
KR970022794A (ko) 다중 채널 공유 회로 데이터 처리 시스템내의 데이터 지연을 감소시키기 위한 방법 및 장치
JPH05268205A (ja) クロック切換え回路
KR970076821A (ko) 래치회로
KR970006949B1 (ko) 전전자교환기용 원격가입자 스위치 시스템의 안내방송장치
KR100337839B1 (ko) 디지탈교환기의동기클럭제어회로
KR100201400B1 (ko) 클럭 동기회로
KR100602626B1 (ko) 교환시스템의 망 동기 클럭신호 선택장치
JPH07322344A (ja) デジタルコードレスシステムの位相同期方式
KR970001292Y1 (ko) 전자교환기 신호서비스장치
KR0142741B1 (ko) 주파수 체배회로
KR100525082B1 (ko) 양방향 시프트 레지스터
JP3017814B2 (ja) 速度変換装置
KR100229014B1 (ko) 기준클럭 자동 선택회로
JPS5827527B2 (ja) クロック回路
KR920014301A (ko) 마이크로 콘트롤러를 이용한 톤 발생장치
KR100194918B1 (ko) 톤발생장치
KR890001202B1 (ko) 디지탈 교환기의 톤 제너레이터(tone generator)
KR960028666A (ko) 메트릭스 스위치 정합용 소용량 교환기의 타임 스위치 장치
JPS6350896B2 (ko)
KR0131551B1 (ko) 무선 기지국의 하향 데이타 변경회로
KR19990013275U (ko) 시스템 클럭 디바이더
KR20010048618A (ko) 통신 단말기의 디지털 톤 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee