KR19990013275U - 시스템 클럭 디바이더 - Google Patents

Abstract

본 고안은 시스템 클럭을 소정치로 카운트하는 카운터(10)와; 이 카운터(10)의 카운트 값을 지정하는 카운터제어스위치(20); 카운터(10)로부터 출력되는 카운트 값에 따라서 시스템 클럭을 분주하여 소정의 듀티비를 가지는 다단계의 클럭을 출력하는 토글러(30); 이 토글러(30)로부터 출력되어 다중 입력단을 통해 입력되는 다단계의 클럭 중에 하나의 클럭을 선택하여 시스템 내의 특정 블록으로 인가시키는 멀티플렉서(40) 및; 이 멀티플렉서(40)가 다단계의 클럭 중에 하나의 클럭을 선택하도록 하기 위한 소정의 제어신호를 출력하는 출력제어스위치(50)를 포함하여 구성된 것을 특징으로 하는 시스템 클럭 디바이더에 관한 것이다. 이 시스템 클럭 디바이더는, 별도의 시스템 클럭 발생기가 설치되어 있지 않더라도 시스템 클럭을 다단계의 클럭으로 분주시켜 시스템 내의 특정 블록에 인가시키므로써 특정 블록의 데이터 전송율은 물론 동작을 정확하게 제어한다.

Description

시스템 클럭 디바이더(A system clock divider)

본 고안은 시스템 클럭 디바이더에 관한 것이다.

일반적으로 시스템 클럭은 컴퓨터나 통신 네트워크 시스템 등에 있어서, 시스템 내의 각종 장치에 제공되는 펄스 신호로서, 각종 장치들의 입출력 동작을 제어하고 동기시키기 위해 사용된다. 예컨대, 시스템 내의 FIFO 메모리 블록의 읽기와 쓰기 동작에 있어서, 데이터 전송율은 상기 시스템 클럭에 따라서 정해지고 전송되는 데이터는 시스템 클럭에 의해 동기된다.

하지만, 상기와 같이 소정 시스템 내의 각종 장치에 동일 주파수 특성을 가지는 시스템 클럭을 제공하게 되면 시스템을 구성함에 있어서 유연성이 결여될 수 있으며, 하나의 시스템 내에 다수의 시스템 발생기를 설치하여 각종 장치의 동작을 제어하게 되면 시스템의 구성이 복잡해지고 비용이 많이 소요되는 문제점이 있었다.

이에, 상기와 같은 문제점을 해소하기 위하여 본 고안은 시스템 클럭 발생기로부터 출력되는 소정 주파수의 시스템 클럭을 다단계의 주파수 특성을 가지는 클럭으로 분주시켜 시스템 내의 특정 블록에 인가시키도록 된 시스템 클럭 디바이더를 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 안출된 본 고안은, 시스템 클럭을 소정치로 카운트하는 카운터와; 이 카운터의 카운트 값을 지정하는 카운터제어스위치; 상기 카운터로부터 출력되는 카운트 값에 따라서 시스템 클럭을 분주하여 소정의 듀티비를 가지는 다단계의 클럭을 출력하는 토글러(Toggller); 이 토글러로부터 출력되어 다중 입력단을 통해 입력되는 다단계의 클럭 중에 하나의 클럭을 선택하여 시스템 내의 특정 블록으로 인가시키는 멀티플렉서 및; 이 멀티플렉서가 상기 다단계의 클럭 중에 하나의 클럭을 선택하도록 하기 위한 소정의 제어신호를 출력하는 출력제어스위치를 포함하여 구성된 것을 특징으로 한다.

상기와 같이 구성된 본 고안에 따른 시스템 클럭 디바이더는, 시스템 클럭을 다단계의 클럭으로 분주시켜 시스템 내의 특정 블록에 인가시키므로써 특정 블록의 데이터 전송율은 물론 동작을 정확하게 제어한다.

도 1은 본 고안에 따른 시스템 클럭 디바이더의 구성을 도시한 블록도,

도 2는 도 1에 도시된 토글러의 동작 상태를 나타낸 파형도이다.

*도면의 주요부분에 대한 부호의 설명*

10: 카운터 20: 카운터제어스위치

30: 토글러 40: 멀티플렉서

50: 출력제어스위치

이하, 첨부된 도면을 참조하여 본 고안에 따른 실시예를 상세히 설명한다.

도 1은 본 고안에 따른 시스템 클럭 디바이더의 구성을 도시한 블록도이고, 도 2는 도 1에 도시된 토글러의 동작 상태를 나타낸 파형도이다.

도 1에 도시된 바와 같이, 본 고안에 따른 실시예는 시스템 클럭을 소정치로 카운트하는 카운터(10)와; 이 카운터(10)의 카운트 값을 지정하는 카운터제어스위치(20); 상기 카운터(10)로부터 출력되는 카운트 값에 따라서 시스템 클럭을 분주하여 소정의 듀티비를 가지는 다단계의 클럭을 출력하는 토글러(30); 이 토글러(30)로부터 출력되어 다중 입력단을 통해 입력되는 다단계의 클럭 중에 하나의 클럭을 선택하여 시스템 내의 특정 블록으로 인가시키는 멀티플렉서(40) 및; 이 멀티플렉서(40)가 상기 다단계의 클럭 중에 하나의 클럭을 선택하도록 하기 위한 소정의 제어신호를 출력하는 출력제어스위치(50)를 포함하여 구성된다.

상기와 같이 구성된 본 고안에 따른 실시예의 작용은 다음과 같다.

만약, 상기 카운터제어스위치(20)에 의해 지정된 "n"의 값이 "n=3" 이라면 상기 카운터(10)는 3비트 카운터로서 작동을 하게 되며, 이에 따라서 상기 카운터(10)는 소정 주파수 특성을 가지는 시스템 클럭을 1에서부터 8까지 반복적으로 카운트하여 상기 토글러(30)에 인가시킨다. 이때, 상기 카운터(10)의 카운트 값이 "1"이라면 상기 토글러(30)는 도 2의 (가)에 도시된 시스템 클럭을 그대로 출력하며, 상기 카운터(10)의 카운트 값이 "2"라면 상기 토글러(30)는 도 2의 (나)에 도시된 바와 같이, 도 2의 (가)에 도시된 시스템 클럭의 2개의 펄스 주기가 1개의 펄스 주기에 해당하는 클럭을 출력하고, 상기 카운터(10)의 카운트 값이 "3"이라면 상기 토글러(30)는 도 2의 (다)에 도시된 바와 같이, 도 2의 (가)에 도시된 시스템 클럭의 3개의 펄스 주기가 1개의 펄스 주기에 해당하는 클럭을 출력한다. 또한, 상기 카운터(10)의 카운트 값이 순차적으로 "4, 5, 6, 7, 8"로 변하면 상기 토글러(30) 역시 도 2의 (라), (마), (바), (사), (아)에 도시된 바와 같이, 도 2의 (가)에 도시된 시스템 클럭의 4개, 5개, 6개, 7개, 8개의 펄스 주기가 각각 1개의 펄스 주기에 해당하는 클럭을 출력한다. 즉, 상기 토글러(30)는 상기 카운터(10)가 나타내는 카운트 값에 따라서 시스템 클럭을 1단계에서부터 8단계로 분주시킨다.

이와 같이, 상기 토글러(30)로부터 다단계로 분주된 클럭이 출력되면 이 다단계로 분주된 클럭은 상기 멀티플렉서(40)의 다중 입력단을 통해 이 멀티플렉서(40)로 인가되며, 이렇게 되면 상기 멀티플렉서(40)는 다단계로 분주되어 다중 입력된 클럭 중에 하나의 클럭만을 선택하여 시스템 내의 특정 블록으로 인가시킨다. 이때, 상기 멀티플렉서(40)가 다단계로 분주되어 다중 입력된 클럭 중에 어느 하나만을 선택적으로 출력하는 작용은 상기 출력제어스위치(50)로부터 출력되는 제어신호에 의해 제어되는데, 이 출력제어스위치(50)로부터 출력되는 제어신호는 상기 카운터(10)의 카운트 값인 1에서부터 8까지의 값에 대응한다. 예컨대, 상기 출력제어스위치(50)로부터 출력되어 상기 멀티플렉서(40)로 인가되는 제어신호가 상기 카운터(10)의 카운트 값 "3"에 대응한다면, 상기 멀티플렉서(40)는 도 2의 (다)에 도시된 바와 같이, 상기 토글러(30)로부터 출력되어 입력되는 다단계로 분주된 클럭 중에 시스템 클럭을 3분주한 클럭을 선택하여 시스템 내의 특정 블록으로 인가시킨다. 즉, 시스템 내의 특정 블록에 인가되는 클럭의 주파수는 상기 출력제어스위치(50)의 제어신호에 의해 결정된다.

이상에서 살펴 본 바와 같이, 본 고안에 따라서 시스템 클럭을 다단계의 클럭으로 분주시켜 시스템 내의 특정 블록에 인가시키면, 별도의 시스템 클럭 발생기를 설치하지 않고서도 시스템 내의 특정 블록의 데이터 전송율은 물론 동작을 정확하게 제어할 수 있게 되는 효과가 있다.

Claims (1)

1. 시스템 클럭을 소정치로 카운트하는 카운터(10)와;

   이 카운터(10)의 카운트 값을 지정하는 카운터제어스위치(20);

   상기 카운터(10)로부터 출력되는 카운트 값에 따라서 시스템 클럭을 분주하여 소정의 듀티비를 가지는 다단계의 클럭을 출력하는 토글러(30);

   이 토글러(30)로부터 출력되어 다중 입력단을 통해 입력되는 다단계의 클럭 중에 하나의 클럭을 선택하여 시스템 내의 특정 블록으로 인가시키는 멀티플렉서(40) 및;

   이 멀티플렉서(40)가 상기 다단계의 클럭 중에 하나의 클럭을 선택하도록 하기 위한 소정의 제어신호를 출력하는 출력제어스위치(50)를 포함하여 구성된 것을 특징으로 하는 시스템 클럭 디바이더.