KR980006946A - 직병렬형 a/d변환기 - Google Patents

직병렬형 a/d변환기 Download PDF

Info

Publication number
KR980006946A
KR980006946A KR1019970025308A KR19970025308A KR980006946A KR 980006946 A KR980006946 A KR 980006946A KR 1019970025308 A KR1019970025308 A KR 1019970025308A KR 19970025308 A KR19970025308 A KR 19970025308A KR 980006946 A KR980006946 A KR 980006946A
Authority
KR
South Korea
Prior art keywords
voltage
comparator
block
vri
line
Prior art date
Application number
KR1019970025308A
Other languages
English (en)
Other versions
KR100300240B1 (ko
Inventor
히토시 다케다
Original Assignee
니시무로 타이조
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이조, 가부시끼가이샤 도시바 filed Critical 니시무로 타이조
Publication of KR980006946A publication Critical patent/KR980006946A/ko
Application granted granted Critical
Publication of KR100300240B1 publication Critical patent/KR100300240B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H03M1/147—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator
    • H03M1/148—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters at least two of which share a common reference generator the reference generator being arranged in a two-dimensional array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

직병렬형 A/D 변환기의 정밀도 및 변환 속도를 향상시킨다. 기준 저항 소자(R0∼R63)는, 풀스케일 전압을 분압한다. 상위 3비트 비교기(2)는 상위 비트 참조 전압(Vr8,…Vr56)과 입력 전압 Vin을 비교하는 동시에, 그 비교 결과에 기초하여 입력 전압 Vin 부근의 전압을 포함하는 1개의 블록을 선택한다. 스위치군(S0∼S7)은 선택된 1개의 블록의 기준 저항 소자의 접속점의 각 전압을 하위 비트 참조 전압으로서 하위 참조 전압 라인(L0∼L8)으로 유도한다. 여기서, 블록 BL0이 선택된 경우에는 라인 L0에는 Vr0, 라인 L8에는 Vr8이 유도되고, 블록 BL1이 선택된 경우에는 라인 L0에는 Vr16, 라인 L8에는 Vr8이 유도되며, 라인 L8의 전압 변화는 없다.

Description

직병렬형 A/D변환기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 실시 형태에 관한 직병렬형 A/D 변환기의 구성을 나타내는 도면이다.

Claims (5)

  1. 입력 전압이 인가되는 입력 단자와, 제 1 및 제 2 단자의 사이에 인가되는 전압을 분압하고, 복수의 블록을 구성하는 직렬접속된 복수개의 기준 저항 소자와, 상기 복수개의 기준 저항 소자에 의해 분압된 전압 중 각 블록의 접속점의 상위 비트 참조 전압과 상기 입력 전압을 비교하는 동시에, 그 비교 결과에 기초하여 상기 입력 전압 부근의 전압을 포함하는 1개의 블록을 선택하는 상위 비트 비교기와, 상기 상위 비트 비교기에 의해 선택된 1개의 블록의 기준 저항 소자의 접속점의 전압을 하위 비트 참조 전압으로서 하위 참조 전압 라인으로 유도하는 스위치군과, 상기 하위 참조 전압 라인으로 유도된 하위 비트 참조 전압과 상기 입력 전압을 비교하는 하위 비트 비교기와, 상기 상위 비트 비교기의 비교 결과 및 상기 하위 비트 비교기의 비교 결과에 기초하여 디지탈 데이터를 생성하는 인코드 수단을 구비하며, 상기 상위 비트 비교기에 의해 선택된 1개의 블록의 기준 저항 소자의 접속점의 전압을 Vri+0,…Vri+j(단, Vri+0…Vri+j)로 하고, 상기 하위 참조 전압 라인을 L0,…Lj로 한 경우(i,j는 블록마다 다른 임의의 정수)에, 상기 스위치군은, 상기 상위 비트 비교기에 의해 선택되는 블록이 전환될 때마다, 상기 하위 참조 전압 라인에 이하의 전압
    a) L0=Vri+0,…Lj=Vri+j
    b) L0=Vri+j,…Lj=Vri+0
    을 교대로 유도하도록 구성되어 있는 것을 특징으로 하는 직병렬형 A/D 변환기.
  2. 제 1 항에 있어서, 상기 복수개의 기준 저항 소자는 행렬형으로 배치되고, 상기 복수개의 기준 저항 소자가 작성하는 라인은 상기 복수개의 기준 저항 소자의 열방향으로 신장하는 직사각형파형이 되고, 상기 상위 비트 비교기는 상기 복수개의 기준 저항 소자의 행방향의 단부에 배치되며, 상기 하위 비트 비교기는 상기 복수개의 기준 저항 소자의 열방향의 단부에 배치되고, 상기 하위 참조 전압 라인은 상기 복수개의 기준 저항 소자의 열방향으로 신장하고 있는 것을 특징으로 하는 직병렬형 A/D 변환기.
  3. 제 1 항에 있어서, 상기 인코드 수단은 상기 상위 비트 비교기측에 설치된 상위 비트 인코더와 상기 하위 비트 비교기측에 설치된 하위 비트 인코더를 가지고 있는 것을 특징으로 하는 직병렬형 A/D 변환기.
  4. 제 3 항에 있어서, 상기 하위 비트 인코더는 2개의 인코더를 가지고, 상기 상위 비트 비교기에 의해 선택되는 블록이 전환할 때마다 인코드 처리에 사용하는 해당 인코더도 전환하는 것을 특징으로 하는 직병렬형 A/D 변환기.
  5. 제 1 항에 있어서, 상기 디지탈 데이터가 n비트인 경우에, 상기 복수개의 기준 저항 소자는, 2n개 존재하는 것을 특징으로 하는 직병렬형 A/D 변환기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970025308A 1996-06-20 1997-06-18 직병렬형a/d변환기 KR100300240B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8159690A JPH1013229A (ja) 1996-06-20 1996-06-20 直並列型ａ／ｄ変換器
JP96-159690 1996-06-20

Publications (2)

Publication Number Publication Date
KR980006946A true KR980006946A (ko) 1998-03-30
KR100300240B1 KR100300240B1 (ko) 2001-09-22

Family

ID=15699198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970025308A KR100300240B1 (ko) 1996-06-20 1997-06-18 직병렬형a/d변환기

Country Status (3)

Country Link
US (1) US5923277A (ko)
JP (1) JPH1013229A (ko)
KR (1) KR100300240B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246352B1 (en) * 1999-07-30 2001-06-12 Texas Instruments Incorporated Analog-to-digital converter with flush access to digital-to-analog resistor string
US7190298B2 (en) * 2002-05-24 2007-03-13 Broadcom Corporation Resistor ladder interpolation for subranging ADC
US7271755B2 (en) * 2002-05-24 2007-09-18 Broadcom Corporation Resistor ladder interpolation for PGA and DAC
JP2003347939A (ja) * 2002-05-30 2003-12-05 Fujitsu Ltd Ａｄ変換回路およびａｄ変換方法
JP2004289759A (ja) * 2003-03-25 2004-10-14 Rohm Co Ltd Ａ／ｄ変換器
US7456773B1 (en) * 2007-06-14 2008-11-25 Qualcomm Incorporated Pseudo-differential class-AB digital-to-analog converter with code dependent DC current
JP4627078B2 (ja) * 2007-10-25 2011-02-09 ルネサスエレクトロニクス株式会社 デジタルアナログ変換回路とデータドライバ及び表示装置
CN101800560B (zh) * 2010-03-17 2012-10-17 苏州国芯科技有限公司 Flash控制器中BCH编译码的纠错能力扩展方法
US8400199B2 (en) * 2010-11-26 2013-03-19 Mediatek Inc. Charge pump, phase frequency detector and charge pump methods

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589426A (ja) * 1981-07-10 1983-01-19 Sony Corp Ａ／ｄコンバ−タ
JPH01191520A (ja) * 1988-01-27 1989-08-01 Sony Corp Ａｄ変換回路
US5099240A (en) * 1990-09-17 1992-03-24 Motorola Inc. Subranging adc with error correction through increased fine step span and noise reducing layout
JP2714999B2 (ja) * 1990-11-28 1998-02-16 シャープ株式会社 アナログ／デジタル変換器
FR2720570B1 (fr) * 1994-05-24 1996-08-02 Thomson Consumer Electronics Convertisseur A/N de deux signaux analogiques utilisant un seul module convertisseur.
US5726653A (en) * 1996-01-22 1998-03-10 Industrial Technology Research Institute Tri-step analog-to-digital converter
US5745067A (en) * 1996-07-17 1998-04-28 Industrial Technology Research Institute Two stage analoge-to-digital converter having unique fine encoding circuitry

Also Published As

Publication number Publication date
KR100300240B1 (ko) 2001-09-22
JPH1013229A (ja) 1998-01-16
US5923277A (en) 1999-07-13

Similar Documents

Publication Publication Date Title
KR970013784A (ko) 디지탈-아날로그 변환회로
KR890012454A (ko) 아나로그-디지탈 변환기
KR980006946A (ko) 직병렬형 a/d변환기
KR960016160A (ko) 저항수가 줄어든 디지털 아날로그 변환기
EP0282034B1 (en) D/A converter
JPH0319731B2 (ko)
US4896157A (en) Digital to analog converter having single resistive string with shiftable voltage thereacross
US20060103564A1 (en) Balanced dual resistor string digital to analog converter system and method
KR19990066248A (ko) 전압분배방식의 디/에이 변환기
KR910015127A (ko) Da 변환기
US4924227A (en) Parallel analog-to-digital converter
SU1233820A3 (ru) Устройство дл преобразовани цифровых сигналов в соответствующие им аналоговые сигналы
KR20090031184A (ko) 디지털 투 아날로그 컨버터
KR910008973A (ko) D/a변환기
US5264851A (en) A/D converter utilizing a first reference voltage divider and level shifting of a second voltage divider by input signal
EP0135274A2 (en) Digital-to-analog converter
JPH06268523A (ja) Ｄ／ａ変換器
CN114337675A (zh) 三段电阻型数模转换器电路
EP0952672A2 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
US4737766A (en) Code converter with complementary output voltages
EP1784917B1 (en) Voltage random access memory (vram)
KR890006000A (ko) 2진 워드의 가중치 합산용 디지탈/아날로그 변환기
KR920011085A (ko) 아날로그/디지탈변환기
JP2695098B2 (ja) 直並列型ａ／ｄ変換器
JPH11205144A (ja) チョッパ型比較器、ａ／ｄ変換器及びこれを用いた直並列型ａ／ｄ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee