SU1233820A3 - Устройство дл преобразовани цифровых сигналов в соответствующие им аналоговые сигналы - Google Patents
Устройство дл преобразовани цифровых сигналов в соответствующие им аналоговые сигналы Download PDFInfo
- Publication number
- SU1233820A3 SU1233820A3 SU792807703A SU2807703A SU1233820A3 SU 1233820 A3 SU1233820 A3 SU 1233820A3 SU 792807703 A SU792807703 A SU 792807703A SU 2807703 A SU2807703 A SU 2807703A SU 1233820 A3 SU1233820 A3 SU 1233820A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- mos transistor
- current
- source
- mos transistors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
Изобретение относитс к области вычислительной техники и позвол ет повысить точность преобразовани за счет снгекенн погрешности коэсМпщи- ента передачи делител токов при оп- Т1-1мальпом подборе помипалов напр;ше- нш1 на управл ющих электродах МОП- транзисторов . Ток, поступающий с выхода источника 2 тока на вход п-кас- кадного делител 6 тока, делитс в каждом каскаде 7, состо щем из п ти МОП-транзисторов, на два. Одна часть тока поступает через МОП-транзистор 12 на вход следзтощего более младшего каскада, а друг а т-1асть тока в зависимости от сигнала (отпирающего илп запирающего), поданного па транзисторы 8, 9 и 10, .11, либо поступают на 1П1вертиру ощпе вход усрглител 3, либо на пулевую ипшу. Токи, поступип- ише на инвертируюии й вход усштте- л 3, складываютс и преобразуютс на его. выходе в напр жение, пронор- диональное входному коду. п. С «5 Ю СО 00 00 бьнаЗ
Description
Изобретение относитс к вычислительной технике и может быть использовано в информационно-вычислительных системах, а также дл св зи вычислительных устройств с аналоговьп«т объектами управлени .
Цель изобретени - повьш1ение точности нреобразовани за счет снижени погрешности коэффициента передачи делител токов, при оптимальном подборе номиналов напр жений на управл ющих электродах МОП-транзисторов ,
На чертеже приведена функциональна схема устройства.
Устройство содернсит источник напр жени , источник 2 тока, операционный усилитель 3 с резистором 4 в цепи обратной св зи, п узлов управлени на переключаюнщх устройствах 5 и п-каскадный делитель 6 тока каждый каскад 7 которого выполнен на п ти МОП-транзисторах.
Первый вывод первого МОП-транзистора 8 в каждом каскаде подключен к инвертирующему входу операционного усилител 3, который через резистор в цепи обратной св зи соединен с вь5 ходом операционного усилител 3, вл ющегос выходной шиной. Второй вывод первого 8 МОП-транзистора подключен к первому выводу второго 9 МОП-транзистора, первый вывод третьего 10 МОП-транзистора соединен с нулевой шиной источника 2 тока и неинвертирующим входом операционног усилител 3.
. Второй вывод третьего 10 МОП-тразистора подключен к первому выводу четвертого 1 МОП-транзистора. Первый вьгоод п того 12 МОП-транзистора соединен с вторыми выводами второго 9 и четвертого 1I МОП-транзистора соседнего младшего разр да. Вторые выводы второго 9 и четвертого 1 МОП-транзисторов старшего разр да соединены с выходной шиной источника 2 тока, А второй вывод п того 12 МОП-транзистора самого младшего разр да соединен с первым выводом шес- iToro 13 МОП-транзистора, второй вы- ;ВОД которого соеди ен с неинвертиру ющим входом операционного усилител 3. Выход источника 1 напр жени подсоединен к управл ющим выводам п того 12 и шестого 13 МОП-транзисторов „ Вход каждого переключающего устройства 5 соединен с выходом источника 1 напр жени . Первый выход каждого переключающего устройстг а соединен с управл юпщми выводами первого 8 и второго 9 МОП-транзисторов соответств поще о каскада делител 6 тока. Второй выход перер;лючаю- щего устройства 5 соединен с упрс вл - ющими выводами третьего 10 и четнер- того 1 МОП-транзисторов соответст- вующего каскада п-каскадногчз делител 6 тока. Шины входного кода N подключены к управл ющим входам переключающего устройства 5.
Конструктивно переключающее устройство 5 может быть выполнено, например , на двух последов тедьно включенных инвертирующих ключевьж трар;- зисторньк каскадах выход второго из которых вл етс первым вькодом, а
выход первого вторьм выходом пере- ключающегчз устройства.
Устройство работает следующим образом .
Ток. поступающий с выхода ксточниКЗ . 2 тока иа вход п-каскадного делител 6 тока, делитс в каждом каскаде 7 на два. Одна часть тока поступает через п тый МОП-тра; зистор 12 на вход следующего более младигего
каскада, а друг з часть тока в зависимости от сигнала (отпирающего или запирающего), г:оданного на трагг- ис- торы 8-1 1 , либо гюстуттг ет на итпзерти- рующий вход усилител 3,, либо па иулевута шину. Оставша с от делени часть тока через шестой МОП-транзистор 13 поступает на нулев ую пшну.
Токи, поступивщие на инвертир лпо- и,ий вход усилител 3, складьшаютс
и преобразуютс на его выходе в на- ф жение. пропорциокальггое величипе входного кода, В зависимости от значени кодовой цифры в знаковом разр де входного кода N выходной ч ск
либо p.biTeKiieT. либо в екает п источ- tiHK 2 тока при этом на выходе устройства формируетс либо с трицатель- кое, либо гтоложительное напв луение.
Запирающее выходное наггр же ;ие переключ,аюп.|;его устройст за 5 равно ОБ, а отпирающее выходному пггпр же- ниш источника 1 напр жени , которое подде зживает посто нно провод щее состо ние ИОП-транзистора 2, ic- пользование равных по величине от- пнраюгдих напр жений па выходах пере ключ агшш- : устройств 5 и упрлнл ю- щих пьшодах МОП-транзистороп 12 позs
вол ет достичь высокой точности делни токов по двоичному закону в делителе 6 и за счет этого снизить погрешность нреобразовани кода в аналоговый сигнал.
Claims (1)
- Формула изобретениУстройство дл преобразовани цифровых сигналов в соответствующие им аналоговые сигналы, содержащее иточник напр жени , источник тока, операционный усилитель с резистором в цеп обратной св зи, п узлов управлени и п-каскадньй делитель ток каждый каскад которого выполнен на п ти МОП-транзисторах, а в каждом каскаде делител тока первьпЧ вьшод первого МОП-транзистора подключен к инвертирующего входу операционного усилител , который через резистор в цепи обратной св зи соединен с выходом операционного усилител и выходной шиной, второй вывод первого МОП-транзистора подключен к первому вьшоду второго МОП-транзистора, первый вьюод третьего МОП-транзистора соединен с нулевой тиной источника тока и неинвертирующим входом операционного усилител , второй вывод третьего МОП-транзистора подключен к первому выводу четвертого МОП-тразистора , первый вывод п того МОП- транзистора подключен к вторым выводам второго и четвертого МОП-транзисторов , второй вывод п того МОПРедактор Р. ПицикаСоставитель А. СимагинТехред Л.Олейник Корректор М. МаксимипшнецЗаказ 2790/60 Тираж 816ПодписноеВПШШИ Государственного комитета СССРпо делам изобретений и открыт™ 113035, Москва, Ж-35, Раушска наб,, д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 42338204TpaiisHCTopa соединен с вторыми вы10водами второго и четвертого МОП-транзисторов соседнего младшего каскада, вторые вьшоды второго и четвертого МОП-транзисторов старшего каскада соединены с выходной шиной источника тока, второй вьшод п того МОП-тран- зис Рора самого младшего каскада со- :единен с первым вьшодом щестого МОП-транзистора, второй вьшод котоiporo соединен с неинвертирующд м входом операционного усилител , выход источника напр жени подсоединен к управл ющим выводам п того и шестогоМОП-транзисторов, отличаюш;е- е с тем, что, с целью повышени точности преобразовани , узел управлени выполнен в виде переключающего устройства с одь им входом н двумвыходами5 вход каждого переключающего устройства соединен с вы- ходо того же источника напр же11и или другого источника такого же на- пр л{ени , при этом первьш выход к ждого переключа1оп1,его устройства соединен с управл ющими выводами первого н второго МОП-транзисторов соответст- вз-тощего каскада делител тока, второй выход переключающего устройства соединен с управл ющими вью одами третьего и четвертого МОП-транзнсто- ров соответствующего каскада делител тока , а вход - ного кода подключены к управ- л ющим входам переключающих устройств .
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2838310A DE2838310C2 (de) | 1978-09-01 | 1978-09-01 | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM- Signalen, in diesen entsprechende Analog- Signale, mit einem R-2R-Kettennetzwerk |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1233820A3 true SU1233820A3 (ru) | 1986-05-23 |
Family
ID=6048518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU792807703A SU1233820A3 (ru) | 1978-09-01 | 1979-08-30 | Устройство дл преобразовани цифровых сигналов в соответствующие им аналоговые сигналы |
Country Status (16)
| Country | Link |
|---|---|
| US (1) | US4415883A (ru) |
| JP (1) | JPS6013617B2 (ru) |
| AR (1) | AR215221A1 (ru) |
| AT (1) | AT367939B (ru) |
| BE (1) | BE874829A (ru) |
| CH (1) | CH644233A5 (ru) |
| DE (1) | DE2838310C2 (ru) |
| FR (1) | FR2435162B1 (ru) |
| GB (1) | GB2029143B (ru) |
| GR (1) | GR73570B (ru) |
| IT (1) | IT1112183B (ru) |
| LU (1) | LU80870A1 (ru) |
| NL (1) | NL7901419A (ru) |
| SE (1) | SE428985B (ru) |
| SU (1) | SU1233820A3 (ru) |
| ZA (1) | ZA794643B (ru) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5312370A (en) * | 1976-07-20 | 1978-02-03 | Toei Kogyo Kk | Device for automatically and contnuously measuring magnetization curve of magnetic substance |
| DE2939455C2 (de) * | 1979-09-28 | 1983-11-17 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zur Umsetzung von Digital-Signalen, insbesondere PCM-Signalen, in diesen entsprechende Analog-Signale, mit einem R-2R-Kettennetzwerk |
| JPH0115241Y2 (ru) * | 1981-03-20 | 1989-05-08 | ||
| JPS59125121A (ja) * | 1982-12-29 | 1984-07-19 | Fujitsu Ltd | Ｒ―２ｒラダーデジタル―アナログ変換回路 |
| JPS59163912A (ja) * | 1983-03-08 | 1984-09-17 | Toshiba Corp | Ｃ−ｒ型ｄａ変換器 |
| US4580131A (en) * | 1983-06-03 | 1986-04-01 | Harris Corporation | Binarily weighted D to a converter ladder with inherently reduced ladder switching noise |
| US4635038A (en) * | 1985-11-08 | 1987-01-06 | Advanced Micro Devices, Inc. | CMOS-transistor-based digital-to-analog converter |
| JPH0449423U (ru) * | 1990-09-03 | 1992-04-27 | ||
| US5134400A (en) * | 1991-01-07 | 1992-07-28 | Harris Corporation | Microwave multiplying D/A converter |
| SG44661A1 (en) * | 1992-02-11 | 1997-12-19 | Philips Electronics Nv | Current divider and intergrated circuit comprising a plurality of current dividers |
| JP3222783B2 (ja) * | 1996-09-30 | 2001-10-29 | 株式会社東芝 | Ｄ／ａコンバ−タ |
| CN1324320C (zh) * | 2004-04-07 | 2007-07-04 | 威盛电子股份有限公司 | 多组直流信号转换数字信号装置 |
| JP2007143069A (ja) * | 2005-11-22 | 2007-06-07 | Mitsubishi Electric Corp | 電力増幅器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2043946A5 (ru) * | 1969-05-02 | 1971-02-19 | Commissariat Energie Atomique | |
| DE2154654C3 (de) * | 1971-11-03 | 1982-04-15 | Siemens AG, 1000 Berlin und 8000 München | Spannungsteilerschaltungsanordnung und Verfahren zu deren Herstellung |
| DE2315986C3 (de) * | 1973-03-30 | 1978-12-14 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer |
| DE2423130A1 (de) * | 1974-05-13 | 1975-11-20 | Siemens Ag | Schaltungsanordnung zur umsetzung von digitalen siganlen, insbesondere pcm- signalen, in entsprechende analoge spannungen |
-
1978
- 1978-09-01 DE DE2838310A patent/DE2838310C2/de not_active Expired
-
1979
- 1979-02-02 LU LU80870A patent/LU80870A1/de unknown
- 1979-02-15 SE SE7901370A patent/SE428985B/sv not_active IP Right Cessation
- 1979-02-19 AT AT0124579A patent/AT367939B/de not_active IP Right Cessation
- 1979-02-22 NL NL7901419A patent/NL7901419A/nl not_active Application Discontinuation
- 1979-02-23 GR GR58456A patent/GR73570B/el unknown
- 1979-02-26 IT IT20518/79A patent/IT1112183B/it active
- 1979-02-28 FR FR7905189A patent/FR2435162B1/fr not_active Expired
- 1979-03-05 AR AR275700A patent/AR215221A1/es active
- 1979-03-14 BE BE0/194010A patent/BE874829A/xx not_active IP Right Cessation
- 1979-03-16 GB GB7909378A patent/GB2029143B/en not_active Expired
- 1979-03-20 CH CH259279A patent/CH644233A5/de not_active IP Right Cessation
- 1979-04-06 JP JP54041145A patent/JPS6013617B2/ja not_active Expired
- 1979-08-30 SU SU792807703A patent/SU1233820A3/ru active
- 1979-08-31 ZA ZA00794643A patent/ZA794643B/xx unknown
-
1981
- 1981-09-17 US US06/303,122 patent/US4415883A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2435162A1 (fr) | 1980-03-28 |
| JPS5535596A (en) | 1980-03-12 |
| US4415883A (en) | 1983-11-15 |
| GR73570B (ru) | 1984-03-19 |
| SE428985B (sv) | 1983-08-01 |
| SE7901370L (sv) | 1980-03-02 |
| AT367939B (de) | 1982-08-10 |
| CH644233A5 (de) | 1984-07-13 |
| ZA794643B (en) | 1980-08-27 |
| DE2838310C2 (de) | 1983-12-01 |
| JPS6013617B2 (ja) | 1985-04-08 |
| NL7901419A (nl) | 1980-03-04 |
| ATA124579A (de) | 1981-12-15 |
| GB2029143B (en) | 1982-09-02 |
| IT7920518A0 (it) | 1979-02-26 |
| BE874829A (fr) | 1979-07-02 |
| IT1112183B (it) | 1986-01-13 |
| AR215221A1 (es) | 1979-09-14 |
| GB2029143A (en) | 1980-03-12 |
| DE2838310B1 (de) | 1980-01-10 |
| FR2435162B1 (fr) | 1985-01-11 |
| LU80870A1 (de) | 1979-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU1233820A3 (ru) | Устройство дл преобразовани цифровых сигналов в соответствующие им аналоговые сигналы | |
| EP0070175B1 (en) | Analog-to-digital converters | |
| KR900008821B1 (ko) | 디지탈/아날로그변환기 | |
| US5164725A (en) | Digital to analog converter with current sources paired for canceling error sources | |
| US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
| US4551709A (en) | Integrable digital/analog converter | |
| US4896157A (en) | Digital to analog converter having single resistive string with shiftable voltage thereacross | |
| US4766415A (en) | Digital-to-analog converter with temperature compensation | |
| US4635038A (en) | CMOS-transistor-based digital-to-analog converter | |
| US5894281A (en) | Digital-to-analog converter utilizing MOS transistor switching circuit with accompanying dummy gates to set same effective gate capacitance | |
| US4311988A (en) | Programmable A-law and μ-law DAC | |
| US4306224A (en) | Analog-to-digital converting apparatus | |
| JPH04150519A (ja) | ディジタル・アナログ変換器 | |
| EP0508454B1 (en) | A/D converter | |
| KR20020064321A (ko) | 디지털/아날로그 변환기 | |
| EP0135274A2 (en) | Digital-to-analog converter | |
| EP0090667B1 (en) | Digital-to-analog converter of the current-adding type | |
| EP0082736A2 (en) | Analogue to digital converter | |
| US4336527A (en) | Digital-to-analog converter | |
| US4574270A (en) | Analog-to-digital current converter | |
| SU1059664A1 (ru) | Дифференциальный усилитель | |
| SU1083359A1 (ru) | Преобразователь код-ток | |
| SU1374431A1 (ru) | Цифроаналоговый преобразователь | |
| SU1520661A1 (ru) | Цифроаналоговый преобразователь | |
| SU1056448A1 (ru) | Разр дный элемент дл преобразовател кода в напр жение каскадной структуры |