CN114337675A - 三段电阻型数模转换器电路 - Google Patents

三段电阻型数模转换器电路 Download PDF

Info

Publication number
CN114337675A
CN114337675A CN202210244752.7A CN202210244752A CN114337675A CN 114337675 A CN114337675 A CN 114337675A CN 202210244752 A CN202210244752 A CN 202210244752A CN 114337675 A CN114337675 A CN 114337675A
Authority
CN
China
Prior art keywords
section
segment
resistor string
string
low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210244752.7A
Other languages
English (en)
Inventor
李昱兵
赵鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Aoku Technology Co ltd
Original Assignee
Sichuan Aoku Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Aoku Technology Co ltd filed Critical Sichuan Aoku Technology Co ltd
Priority to CN202210244752.7A priority Critical patent/CN114337675A/zh
Publication of CN114337675A publication Critical patent/CN114337675A/zh
Pending legal-status Critical Current

Links

Images

Abstract

本发明公开了一种三段电阻型数模转换器电路，包括高段电阻串及其对应的高段H比特的高段编码器，中段电阻串及其对应中段M比特的中段编码器，低段的电阻串及其对应低段L比特的低段编码器；所述高段电阻串正输入端INHP接正参考电压VREFP，负输入端INHN接负参考电压VREFN；中段电阻串正输入端INMP和负输入端INMN分别连接到高段电阻串的正输出端OUTHP和负输出端OUTHN，中段电阻串和高段电阻串的其中一个电阻并联；低段电阻串正输入端INLP和负输入端INLN分别连接到中段电阻串的正输出端OUTMP和负输出端OUTMN，低段电阻串与中段电阻串之间为串联关系；本发明具有精度高，功耗低的优点。

Description

三段电阻型数模转换器电路
技术领域
本发明涉及集成电路技术领域，特别是一种三段电阻型数模转换器电路。
背景技术
工业控制系统中对数模转换器的精度需求越来越高，对数模转换器的功耗要求也越来越高。传统的数模转换器的分辨率每增加1比特，其核心部分的面积需要增加4倍，面积的增加导致走线复杂，走线的寄生电容大，这样会限制高精度数模转换器的速度；并且由于工艺的匹配精度有一定的极限性能，单纯增加器件面积提升匹配精度无法实现更高精度的数模转换器电路。针对上述直接通过增加器件面积来提升器件的匹配精度，存在着提高数模转换器性能存在的不足，需要一种新的技术方案。
如图1所示，图1为美国专利号：US5969657提出的两段电阻串并联实现的转换器电路。高段为H比特的电阻串，电阻个数为
Figure DEST_PATH_IMAGE002
个，开关个数为
Figure DEST_PATH_IMAGE004
个；低段为L比特的电阻串，电阻个数为
Figure DEST_PATH_IMAGE006
个，开关个数为
Figure DEST_PATH_IMAGE008
个;当高段的码值的最低1比特从0跳变成1时，低段的开关控制信号是编码逻辑输出的反相信号，当高段的码值的最低1比特从1跳变成0时，低段的开关控制信号是编码逻辑输出的同相信号；低段电阻
Figure DEST_PATH_IMAGE010
和高段电阻
Figure DEST_PATH_IMAGE012
的阻值均为
Figure DEST_PATH_IMAGE014
；该结构的转换器输出电压和码值的关系可以表示为：
Figure DEST_PATH_IMAGE016
上式可化简为：
Figure DEST_PATH_IMAGE018
其中
Figure DEST_PATH_IMAGE020
为高段的码值，
Figure DEST_PATH_IMAGE022
为低段的码值，
Figure DEST_PATH_IMAGE024
为正参考电压，
Figure DEST_PATH_IMAGE026
为负参考电压，
Figure DEST_PATH_IMAGE028
为码值，上述计算过程未考虑开关寄生电阻的影响，高段寄生电阻对结果有一定的影响，并且该结构难以实现高精度的转换器，如实现一个高段7比特、低段7比特的14比特精度的转换器，总电阻个数为255个，总开关个数为257个，电阻和开关个数很多，实现的难度较大。
如图2所示，图2为美国专利号：US6414616提出的两段电阻串联，其中高段电阻分成上下两个部分，低段电阻串的正负输入端分别接两个高段电阻串的输出；高段电阻个数为
Figure DEST_PATH_IMAGE030
个，开关个数为
Figure DEST_PATH_IMAGE032
个；低段电阻个数
Figure 871746DEST_PATH_IMAGE006
个，开关个数为
Figure DEST_PATH_IMAGE034
个；高段电阻值为低段电阻值的
Figure 585624DEST_PATH_IMAGE034
倍；该结构由于是电阻的串联，总电阻值比较大，功耗较低；但是该结构难以实现高精度的数模转换器，如实现一个高段7比特，低段7比特总14比特的数模转换器，其开关总数为384个，电阻总个数为381个，电阻和开关的个数均很多，无法实现高精度的数模转换。该方案的另一种结构如附图3所示，开关在电阻的右侧，两种方案的开关序号有所不同。
发明内容
为解决现有技术中存在的问题，本发明的目的是提供一种三段电阻型数模转换器电路，本发明具有精度高，功耗低的优点。
为实现上述目的，本发明采用的技术方案是：一种三段电阻型数模转换器电路，包括高段电阻串及其对应的高段H比特的高段编码器，中段电阻串及其对应中段M比特的中段编码器，低段的电阻串及其对应低段L比特的低段编码器；所述高段电阻串正输入端INHP接正参考电压VREFP，负输入端INHN接负参考电压VREFN；中段电阻串正输入端INMP和负输入端INMN分别连接到高段电阻串的正输出端OUTHP和负输出端OUTHN，中段电阻串和高段电阻串的其中一个电阻并联；低段电阻串正输入端INLP和负输入端INLN分别连接到中段电阻串的正输出端OUTMP和负输出端OUTMN，低段电阻串与中段电阻串之间为串联关系。
作为本发明的进一步改进，所述高段电阻串包括依次串联的多个高段电阻，所述高段电阻串的其中一端作为正输入端INHP接正参考电压VREFP，另外一端作为负输入端INHN接负参考电压VREFN，每一个所述高段电阻的两端通过高段电阻开关交替连接后作为高段电阻串的正输出端OUTHP和负输出端OUTHN。
作为本发明的进一步改进，所述中段电阻串包括上半段电阻串和下半段电阻串，其中，所述上半段电阻串和下半段电阻串均包括多个依次串联的中段电阻，所述上半段电阻串的其中一端作为正输入端INMP与所述高段电阻串的正输出端OUTHP连接，上半段电阻串中的每一个中段电阻的两端均通过中段电阻开关连接后作为中段电阻串的正输出端OUTMP；所述下半段电阻串的其中一端作为负输入端INMN与所述高段电阻串的负输出端OUTHN连接，下半段电阻串中的每一个中段电阻的两端均通过中段电阻开关连接后作为中段电阻串的负输出端OUTMN。
作为本发明的进一步改进，所述低段电阻串包括多个依次串联的低段电阻，所述低段电阻串的其中一端作为正输入端INLP与所述中段电阻串的正输出端OUTMP连接，另外一端作为负输入端INLN与所述中段电阻串的负输出端OUTMN连接，每相邻两个低段电阻的公共端之间通过低段电阻开关连接后作为该三段电阻型数模转换器电路的VOUT输出端口；且除与所述负输入端INLN最近的两个低段电阻外，每相邻两个低段电阻之间均设有常闭合开关；所述中段电阻串的上半段电阻串和下半段电阻串中的每一个中段电阻的两端均通过开关连接至所述VOUT输出端口。
本发明的有益效果是：
本发明可以实现低功耗高精度的电阻型数模转换器，降低2段结构的复杂度，降低中段向高段进位时的误差。
附图说明
图1为现有的2段电阻并联方案的电路结构示意图；
图2为现有的2段电阻串联开关在电阻左侧方案的电路结构示意图；
图3为现有的2段电阻串联开关在电阻右侧方案的电路结构示意图；
图4为本发明实施例1的电路结构示意图；
图5为本发明实施例1编码逻辑示意图；
图6为本发明实施例2中2+2+2三段电阻型数模转换器电路的电路结构示意图。
具体实施方式
下面结合附图对本发明的实施例进行详细说明。
实施例1
如图4所示，一种三段电阻型数模转换器电路，包括高段电阻串及其对应的高段电阻开关、高段H比特的高段编码器；上下两段的中段电阻串及其对应的中段电阻开关、中段M比特的中段编码器；低段电阻串及其对应的低段电阻开关、低段L比特的低段编码器。
该三段电阻型数模转换器电路的高段电阻串的正输入端INHP接正参考电压VREFP,负输入端INHN接负参考电压VREFN；中段电阻串的正输入端INMP和负输入端INMN分别连接到高段电阻串的正输出端OUTHP和负输出端OUTHN，中段电阻串和高段电阻串的其中一个高段电阻并联；低段电阻串正输入端INLP和负输入端INLN分别连接到中段电阻串的正输出端OUTMP和负输出端OUTMN，低段电阻串与中段电阻串之间为串联关系。
具体地，所述高段电阻串包括依次串联的多个高段电阻，所述高段电阻串的其中一端作为正输入端INHP接正参考电压VREFP，另外一端作为负输入端INHN接负参考电压VREFN，每一个所述高段电阻的两端通过高段电阻开关交替连接后作为高段电阻串的正输出端OUTHP和负输出端OUTHN。
所述中段电阻串包括上半段电阻串和下半段电阻串，其中，所述上半段电阻串和下半段电阻串均包括多个依次串联的中段电阻，所述上半段电阻串的其中一端作为正输入端INMP与所述高段电阻串的正输出端OUTHP连接，上半段电阻串中的每一个中段电阻的两端均通过中段电阻开关连接后作为中段电阻串的正输出端OUTMP；所述下半段电阻串的其中一端作为负输入端INMN与所述高段电阻串的负输出端OUTHN连接，下半段电阻串中的每一个中段电阻的两端均通过中段电阻开关连接后作为中段电阻串的负输出端OUTMN。
所述低段电阻串包括多个依次串联的低段电阻，所述低段电阻串的其中一端作为正输入端INLP与所述中段电阻串的正输出端OUTMP连接，另外一端作为负输入端INLN与所述中段电阻串的负输出端OUTMN连接，每相邻两个低段电阻的公共端之间通过低段电阻开关连接后作为该三段电阻型数模转换器电路的VOUT输出端口；且除与所述负输入端INLN最近的两个低段电阻外，每相邻两个低段电阻之间均设有常闭合开关；所述中段电阻的上半段电阻串和下半段电阻串中的每一个中段电阻的两端均通过开关连接至所述VOUT输出端口。
该实施例在低段电阻之间增加了常闭合开关
Figure DEST_PATH_IMAGE036
，中段每个中段电阻开关处增加了开关
Figure DEST_PATH_IMAGE038
。当低段输入码值为全0时，中段电阻串的下半段的开关
Figure DEST_PATH_IMAGE040
闭合，其中
Figure DEST_PATH_IMAGE042
为中段的码值；当低段输入码值为全1时，中段电阻串的上半段的开关
Figure DEST_PATH_IMAGE044
闭合，其中
Figure 430608DEST_PATH_IMAGE042
为中段的码值；当低段输入码值为其他码值时，低段电阻串的开关
Figure DEST_PATH_IMAGE046
由低段编码器输出码值直接控制；中段电阻串的开关
Figure DEST_PATH_IMAGE048
由中段编码器输出码值直接控制；高段电阻串的开关
Figure DEST_PATH_IMAGE050
由高段编码器输出的
Figure DEST_PATH_IMAGE052
控制，开关
Figure DEST_PATH_IMAGE054
由高段编码器输出的
Figure DEST_PATH_IMAGE056
控制，其他高段开关
Figure DEST_PATH_IMAGE058
由高段编码器输出的
Figure DEST_PATH_IMAGE060
和
Figure DEST_PATH_IMAGE062
同时控制，即
Figure 996456DEST_PATH_IMAGE060
和
Figure 76408DEST_PATH_IMAGE062
任意一个为1时，开关
Figure 305395DEST_PATH_IMAGE058
都会闭合。
如图5所示，图5为本实施例的编码逻辑示意图，中段和低段编码逻辑的输出经过了高段的最低1比特信号H0的控制，通过码值转换器M和码值转换器L的ctr端口控制中段编码器和低段编码器的输出值，若H0=0，输出值COUTM和COUTL为中段编码和低段编码对应的原始输出值，若H0=1，输出值COUTM和COUTL为中段编码和低段编码对应原始输出值的反相。
实施例2
如图6所示，一种三段电阻型数模转换器电路，本实施例以2+2+2电阻型数模转换器电路为例进行说明，低段为2比特电阻串，电阻值为R，低段电阻个数
Figure DEST_PATH_IMAGE064
个，低段电阻开关个数
Figure DEST_PATH_IMAGE066
个；中段为2比特电阻串，电阻值
Figure DEST_PATH_IMAGE068
，中段电阻个数
Figure DEST_PATH_IMAGE070
个，中段电阻开关个数
Figure DEST_PATH_IMAGE072
个；高段为2比特电阻串，电阻值R，高段电阻个数
Figure DEST_PATH_IMAGE074
个，高段电阻开关个数
Figure DEST_PATH_IMAGE076
个。高段编码逻辑输出信号控制高段电阻开关，所有输入码值下均有两个开关同时闭合；中段电阻开关同时受中段编码逻辑输出信号和高段输入信号的最低1bit（H0）控制，当H0=0时，中段电阻开关的控制信号为中段编码逻辑的输出，当H0=1时，中段电阻开关的控制信号为中段编码逻辑输出信号的反相；低段开关分成了两组，与低段电阻串直接相连的开关，如
Figure DEST_PATH_IMAGE078
由低段编码逻辑和高段输入信号的最低1bit（H0）控制，和中段的电阻开关受该信号控制的逻辑相同；中段中与输出相连的开关，如
Figure 90205DEST_PATH_IMAGE038
和
Figure DEST_PATH_IMAGE080
，同时受高段输入信号的最低1bit（h0）、中段编码逻辑输出和低段码值控制，当低段码值全0时，开关
Figure DEST_PATH_IMAGE082
和中段开关的控制逻辑相同，当低段码值全1时，开关
Figure DEST_PATH_IMAGE084
和中段开关的控制逻辑相同。具体的不同码值下的闭合开关可以参考下面的表格。
Figure DEST_PATH_IMAGE086
表一：部分码值下的闭合开关
转换器三段都为电阻串，在每一段电阻串内，转换器的输出随着码值的变化都是单调的，该实施例的转换器的误差最大来源于中段向高位进位。下面将会分析码值码值6`b001111跳变为6`b010000的误差。设码值6`b001111的输出电压为
Figure DEST_PATH_IMAGE088
，码值6`b010000的输出电压为
Figure DEST_PATH_IMAGE090
；设所有开关的寄生电阻为
Figure DEST_PATH_IMAGE092
。转换器的总电阻值
Figure DEST_PATH_IMAGE094
可以表示为：
Figure DEST_PATH_IMAGE096
可以化简为：
Figure DEST_PATH_IMAGE098
中段向高段进位时，码值15的输出电压为：
Figure DEST_PATH_IMAGE100
设
Figure DEST_PATH_IMAGE102
为码值15的理想输出电压，上式可以化简为：
Figure DEST_PATH_IMAGE104
中段向高段进位时，码值16的输出电压为：
Figure DEST_PATH_IMAGE106
设
Figure DEST_PATH_IMAGE108
为码值16的理想输出电压，上式可以化简为：
Figure DEST_PATH_IMAGE110
由于开关寄生电阻，中段向高段进位的总误差为
Figure DEST_PATH_IMAGE112
，该误差相对于不加
Figure DEST_PATH_IMAGE114
（低段电阻串之间的开关）和
Figure DEST_PATH_IMAGE116
（中段电阻串连接到VOUT的开关）的误差
Figure DEST_PATH_IMAGE118
减半，该发明再一次提高了转换器的转换精度。
以上所述实施例仅表达了本发明的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

Claims (4)

1.一种三段电阻型数模转换器电路，其特征在于，包括高段电阻串及其对应的高段H比特的高段编码器，中段电阻串及其对应中段M比特的中段编码器，低段的电阻串及其对应低段L比特的低段编码器；所述高段电阻串正输入端INHP接正参考电压VREFP，负输入端INHN接负参考电压VREFN；中段电阻串正输入端INMP和负输入端INMN分别连接到高段电阻串的正输出端OUTHP和负输出端OUTHN，中段电阻串和高段电阻串的其中一个电阻并联；低段电阻串正输入端INLP和负输入端INLN分别连接到中段电阻串的正输出端OUTMP和负输出端OUTMN，低段电阻串与中段电阻串之间为串联关系。
2.根据权利要求1所述的三段电阻型数模转换器电路，其特征在于，所述高段电阻串包括依次串联的多个高段电阻，所述高段电阻串的其中一端作为正输入端INHP接正参考电压VREFP，另外一端作为负输入端INHN接负参考电压VREFN，每一个所述高段电阻的两端通过高段电阻开关交替连接后作为高段电阻串的正输出端OUTHP和负输出端OUTHN。
3.根据权利要求2所述的三段电阻型数模转换器电路，其特征在于，所述中段电阻串包括上半段电阻串和下半段电阻串，其中，所述上半段电阻串和下半段电阻串均包括多个依次串联的中段电阻，所述上半段电阻串的其中一端作为正输入端INMP与所述高段电阻串的正输出端OUTHP连接，上半段电阻串中的每一个中段电阻的两端均通过中段电阻开关连接后作为中段电阻串的正输出端OUTMP；所述下半段电阻串的其中一端作为负输入端INMN与所述高段电阻串的负输出端OUTHN连接，下半段电阻串中的每一个中段电阻的两端均通过中段电阻开关连接后作为中段电阻串的负输出端OUTMN。
4.根据权利要求3所述的三段电阻型数模转换器电路，其特征在于，所述低段电阻串包括多个依次串联的低段电阻，所述低段电阻串的其中一端作为正输入端INLP与所述中段电阻串的正输出端OUTMP连接，另外一端作为负输入端INLN与所述中段电阻串的负输出端OUTMN连接，每相邻两个低段电阻的公共端之间通过低段电阻开关连接后作为该三段电阻型数模转换器电路的VOUT输出端口；且除与所述负输入端INLN最近的两个低段电阻外，每相邻两个低段电阻之间均设有常闭合开关；所述中段电阻串的上半段电阻串和下半段电阻串中的每一个中段电阻的两端均通过开关连接至所述VOUT输出端口。
CN202210244752.7A 2022-03-14 2022-03-14 三段电阻型数模转换器电路 Pending CN114337675A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210244752.7A CN114337675A (zh) 2022-03-14 2022-03-14 三段电阻型数模转换器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210244752.7A CN114337675A (zh) 2022-03-14 2022-03-14 三段电阻型数模转换器电路

Publications (1)

Publication Number Publication Date
CN114337675A true CN114337675A (zh) 2022-04-12

Family

ID=81033701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210244752.7A Pending CN114337675A (zh) 2022-03-14 2022-03-14 三段电阻型数模转换器电路

Country Status (1)

Country Link
CN (1) CN114337675A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333540A (zh) * 2022-10-14 2022-11-11 杰创智能科技股份有限公司 数模转换器电阻选择方法、装置、设备及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568147A (en) * 1993-12-28 1996-10-22 Fujitsu Limited Digital-to-analog converter for reducing occupied area thereof
CN101056106A (zh) * 2006-04-12 2007-10-17 曹先国 数模转换器
US20100245145A1 (en) * 2009-03-31 2010-09-30 Intersil Americas, Inc. Un-buffered segmented r-dac with switch current reduction
CN106353835A (zh) * 2015-07-13 2017-01-25 阿自倍尔株式会社 光电传感器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568147A (en) * 1993-12-28 1996-10-22 Fujitsu Limited Digital-to-analog converter for reducing occupied area thereof
CN101056106A (zh) * 2006-04-12 2007-10-17 曹先国 数模转换器
US20100245145A1 (en) * 2009-03-31 2010-09-30 Intersil Americas, Inc. Un-buffered segmented r-dac with switch current reduction
CN106353835A (zh) * 2015-07-13 2017-01-25 阿自倍尔株式会社 光电传感器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115333540A (zh) * 2022-10-14 2022-11-11 杰创智能科技股份有限公司 数模转换器电阻选择方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN103095303B (zh) 一种电流型与电压型组合数模转换器
EP1813020B1 (en) Balanced dual resistor string digital to analog converter system and method
CN101425805B (zh) 高分辨率小面积数模转换电路
WO2019057052A1 (zh) 电容阵列、逐次逼近型模数转换器以及电容阵列板
CN111900990A (zh) 一种基于混合编码的电流舵型数模转换器
CN114337675A (zh) 三段电阻型数模转换器电路
SE452229B (sv) Kretsanordning for omvandling mellan pcm-signaler och analoga signaler
CN1220330C (zh) 数模转换器
CN110971236B (zh) 一种逐次逼近型模数转换器及模数转换方法
CN111585577A (zh) 一种用于逐次逼近型模数转换器的电容阵列开关方法
JPH0377430A (ja) Ｄ／ａコンバータ
CN102075192A (zh) 一种高速数字模拟转换电路及其工作方法
CN111934687B (zh) 一种高能效模数转换器及其控制方法
CN108631784A (zh) 一种用于逐次逼近模数转换器的片上电容组置换方法
US7646322B2 (en) Folded R-2R ladder current-steering digital to analog converter
EP0508454B1 (en) A/D converter
EP0782790B1 (en) Analog-to-digital converter for generating a digital n-bit gray-code
US4580131A (en) Binarily weighted D to a converter ladder with inherently reduced ladder switching noise
CN113517891B (zh) 一种应用于数模转换器的线性校准系统和方法
JPS6017260B2 (ja) デジタル・アナログ変換器
EP0135274A2 (en) Digital-to-analog converter
CN101060332A (zh) 以低位信号控制的数字模拟转换器
CN107835023A (zh) 一种逐次逼近型数模转换器
CN111431535A (zh) 一种2b/cycle逐次逼近模数转换器及其量化方法
CN109004934A (zh) 一种阻容混合型数模转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220412

RJ01 Rejection of invention patent application after publication