CN115333540A - 数模转换器电阻选择方法、装置、设备及存储介质 - Google Patents
数模转换器电阻选择方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN115333540A CN115333540A CN202211257473.0A CN202211257473A CN115333540A CN 115333540 A CN115333540 A CN 115333540A CN 202211257473 A CN202211257473 A CN 202211257473A CN 115333540 A CN115333540 A CN 115333540A
- Authority
- CN
- China
- Prior art keywords
- resistance
- equivalent
- order
- equivalent resistance
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及新一代信息技术领域,本发明提供一种数模转换器电阻选择方法、装置、设备及存储介质,数模转换器电阻选择方法应用于三分段式数模转换器,三分段式数模转换器包含高位电阻、中位电阻和低位电阻;数模转换器电阻选择方法包括:确定高位电阻对应的第一等效电阻,中位电阻对应的第二等效电阻以及低位电阻对应的第三等效电阻;根据第二等效电阻和第三等效电阻,确定中位电阻与第三等效电阻的第一数值关系;根据第一等效电阻、第二等效电阻和第三等效电阻,确定高位电阻与第三等效电阻的第二数值关系;根据第一数值关系和第二数值关系,选择高位电阻和中位电阻。本发明解决了三分段式数模转换器的电阻选择问题。
Description
技术领域
本发明涉及新一代信息技术领域,尤其涉及一种数模转换器电阻选择方法、装置、设备及存储介质。
背景技术
R-2R型数模转换器因其特有的架构而广泛应用在音频播放器,模拟传感器驱动。为了避免电路线过长而引起的延迟冲突,需要在电路中引入温度计译码提高数模转换器的速度。当电路中引入温度计译码结构时,由于不同的分段方式,不同位的电阻对应不同的权重,因此,三分段数模转换器的电阻选择便成为了亟待解决的技术问题。
发明内容
本发明提供一种数模转换器电阻选择方法、装置、设备及存储介质,用以解决三分段式数模转换器的电阻选择问题。
本发明提供一种数模转换器电阻选择方法,数模转换器电阻选择方法应用于三分段式数模转换器,三分段式数模转换器包含高位电阻、中位电阻和低位电阻;数模转换器电阻选择方法包括:
确定所述高位电阻对应的第一等效电阻,所述中位电阻对应的第二等效电阻以及所述低位电阻对应的第三等效电阻;
根据所述第二等效电阻和所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系;
根据所述第一等效电阻、所述第二等效电阻和所述第三等效电阻,确定所述高位电阻与所述第三等效电阻的第二数值关系;
根据所述第一数值关系和所述第二数值关系,选择所述高位电阻和所述中位电阻。
根据本发明提供的一种数模转换器电阻选择方法,所述确定所述高位电阻对应的第一等效电阻的步骤包括:
确定所述三分段式数模转换器的等效电路,其中,所述等效电路包含参考点;
根据所述高位电阻与所述参考点的第一连接关系,确定所述高位电阻对应的第一等效电阻。
根据本发明提供的一种数模转换器电阻选择方法,所述等效电路还包括接地端;所述确定所述中位电阻对应的第二等效电阻的步骤包括:
根据所述中位电阻与所述参考点的第二连接关系,以及所述中位电阻与所述接地端的第三连接关系,确定所述中位电阻对应的第二等效电阻。
根据本发明提供的一种数模转换器电阻选择方法,所述根据所述第二等效电阻和所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系的步骤包括:
根据所述等效电路、所述第二连接关系、所述第三连接关系及所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系。
根据本发明提供的一种数模转换器电阻选择方法,所述根据所述第一等效电阻、所述第二等效电阻和所述第三等效电阻,确定所述高位电阻与所述第三等效电阻的第二数值关系的步骤包括:
根据所述等效电路、所述第一连接关系及所述第一数值关系,确定所述高位电阻与所述第三等效电阻的第二数值关系。
根据本发明提供的一种数模转换器电阻选择方法,所述等效电路还包括输出点;所述根据所述第一数值关系和所述第二数值关系,选择所述高位电阻和所述中位电阻的步骤之后包括:
根据所述等效电路确定所述第一等效电阻和所述第二等效电阻的第四连接关系;
根据所述第一连接关系、所述第二连接关系及所述第四连接关系,确定所述参考点的电压与所述输出点的电压之间的关系。
本发明还提供一种数模转换器电阻选择装置,包括:
等效电阻确定模块,用于确定高位电阻对应的第一等效电阻,中位电阻对应的第二等效电阻以及低位电阻对应的第三等效电阻;
第一数值关系确定模块,用于根据所述第二等效电阻和所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系;
第二数值关系确定模块,用于根据所述第一等效电阻、所述第二等效电阻和所述第三等效电阻,确定所述高位电阻与所述第三等效电阻的第二数值关系;
电阻选择模块,用于根据所述第一数值关系和所述第二数值关系,选择所述高位电阻和所述中位电阻。
本发明还提供一种电子设备,包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序,所述处理器执行所述程序时实现如上述任一种所述数模转换器电阻选择方法。
本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现如上述任一种所述数模转换器电阻选择方法。
本发明还提供一种计算机程序产品,包括计算机程序,所述计算机程序被处理器执行时实现如上述任一种所述数模转换器电阻选择方法。
本发明提供的数模转换器电阻选择方法、装置、设备及存储介质,数模转换器电阻选择方法应用于三分段式数模转换器,三分段式数模转换器包含高位电阻、中位电阻和低位电阻;通过确定高位电阻对应的第一等效电阻,中位电阻对应的第二等效电阻以及低位电阻对应的第三等效电阻,然后根据第二等效电阻和第三等效电阻,确定中位电阻与第三等效电阻的第一数值关系,根据第一等效电阻、第二等效电阻和第三等效电阻,确定高位电阻与第三等效电阻的第二数值关系,最后根据确定的第一数值关系和第二数值关系,选择高位电阻和中位电阻,解决了三分段式数模转换器的电阻选择问题。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明提供的数模转换器电阻选择方法的流程示意图之一;
图2为12位数模转换器的电阻架构以及其等效电路图;
图3为带一位温度计译码结构的电阻等效电路图;
图4为三分段式数模转换器的电阻架构以及其等效电路图;
图5为本发明提供的12位数模转换器的电阻架构以及其等效电路图;
图6为本发明提供的数模转换器电阻选择装置的结构示意图;
图7为本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
下面结合图1-图5描述本发明的数模转换器电阻选择方法。
本申请实施例提供的数模转换器电阻选择方法应用于三分段式数模转换器,三分段式数模转换器可以应用于语音数据的分析和处理,并产生波形。
请参照图1,本发明提供一种数模转换器电阻选择方法,包括:
步骤100,确定所述高位电阻对应的第一等效电阻,所述中位电阻对应的第二等效电阻以及所述低位电阻对应的第三等效电阻;
具体地,图2为12位数模转换器的电阻架构以及其等效电路图,高三位与中三位分
别采用了相同的温度计译码结构,将三位输入信号转换成七路信号进行输出,通过控制每
一路的电平高低情况,来实现数字信号到模拟信号的转换。图2中的为本实施例中的高
位电阻,和为高位电阻对应的第一等效电阻;为本实施例中的中位电阻,和为中位电阻对应的第二等效电阻;2R为本实施例中的低位电阻,图2中右侧的R为低位
电阻对应的第三等效电阻。图2中的VREF为参考点处的电压,即参考电压;VOUT为输出点处
的电压,即输出电压。
图3为带一位温度计译码结构的电阻等效电路,当高位二进制码输入进温度计译
码结构,中位二进制码直接输入电阻结构时,温度计译码的等效电阻分别为R1与R2,低位等
效电阻为R。假设温度计译码电路输出中有a个阻值为的电阻接VREF,则有
个电阻接GNDA,可得上述公式1和公式2。
图4为三分段式数模转换器的电阻架构以及其等效电路图,高三位与中三位采用相同的温度计码结构,设高三位接VREF的电阻有b个,则可得上述公式3和公式4。
步骤200,根据所述第二等效电阻和所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系;
具体地,根据等效电路列电流方程可得公式5、公式6和公式7,考虑到,高位
全为1的情况,,,根据输出等效可得公式8,的值取决于低位电
阻对应的开关的状态,若开关闭合,则对应的值为1,若开关打开,则对应的值为0,高位全为
1表示高位电阻对应的开关全部闭合,表示低位电阻对应的开关全部打开。
步骤300,根据所述第一等效电阻、所述第二等效电阻和所述第三等效电阻,确定所述高位电阻与所述第三等效电阻的第二数值关系;
具体地,在确定以及M和H均等于3的情况下,可得到上述公式3和公式4,
根据节点电流定律,可得到公式9、公式10和公式11,考虑到,a=0,高位全为1的情况,,,根据输出等效可得公式12和公式13,即高位的权重为中
位的1/2H,H为中位的位数,可以理解为高位变化一位,对输出的影响是中位的H倍,即高位
电阻与第三等效电阻的第二数值关系为第三等效电阻是高位电阻的H倍。
步骤400,根据所述第一数值关系和所述第二数值关系,选择所述高位电阻和所述中位电阻。
本实施例通过确定高位电阻对应的第一等效电阻,中位电阻对应的第二等效电阻以及低位电阻对应的第三等效电阻,然后根据第二等效电阻和第三等效电阻,确定中位电阻与第三等效电阻的第一数值关系,根据第一等效电阻、第二等效电阻和第三等效电阻,确定高位电阻与第三等效电阻的第二数值关系,最后根据确定的第一数值关系和第二数值关系,选择高位电阻和中位电阻,解决了三分段式数模转换器的电阻选择问题。
在一个实施例中,本申请实施例提供的数模转换器电阻选择方法,还可以包括:
确定所述三分段式数模转换器的等效电路,其中,所述等效电路包含参考点;
根据所述高位电阻与所述参考点的第一连接关系,确定所述高位电阻对应的第一等效电阻。
具体地,图2为三分段式数模转换器的电阻架构以及其等效电路图,即确定三分段
式数模转换器的等效电路,图2中的VREF为参考电压,即参考点处的电压。根据图3可知,假
设温度计译码电路输出中有a个阻值为的电阻接VREF,则有个电阻接
GNDA,可得公式1和公式2,则可确定高位电阻对应的第一等效电阻和。
本实施例通过高位电阻与参考点的第一连接关系,确定高位电阻对应的第一等效电阻。
在一个实施例中,本申请实施例提供的数模转换器电阻选择方法,还可以包括:
根据所述中位电阻与所述参考点的第二连接关系,以及所述中位电阻与所述接地端的第三连接关系,确定所述中位电阻对应的第二等效电阻。
本实施例通过中位电阻与参考点的第二连接关系,以及中位电阻与接地端的第三连接关系,确定中位电阻对应的第二等效电阻。
在一个实施例中,本申请实施例提供的数模转换器电阻选择方法,还可以包括:
根据所述等效电路、所述第二连接关系、所述第三连接关系及所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系。
具体地,根据等效电路列电流方程可得公式5、公式6和公式7,考虑到,高
位全为1的情况,,,根据输出等效可得公式8,的值取决于低
位电阻对应的开关的状态,若开关闭合,则对应的值为1,若开关打开,则对应的值为0,高位
全为1表示高位电阻对应的开关全部闭合,表示低位电阻对应的开关全部打开。根
据上述内容以及公式5、公式6、公式7和公式8可得,,即上述公式1和公式2,其中,
M和H均等于3,中位电阻与第三等效电阻的第一数值关系为第三等效电阻等于中位电阻。
本实施例通过等效电路、第二连接关系、第三连接关系及第三等效电阻,确定中位电阻与第三等效电阻的第一数值关系。
在一个实施例中,本申请实施例提供的数模转换器电阻选择方法,还可以包括:
根据所述等效电路、所述第一连接关系及所述第一数值关系,确定所述高位电阻与所述第三等效电阻的第二数值关系。
具体地,在确定以及M和H均等于3的情况下,可得到上述公式3和公式4,
根据节点电流定律,可得到公式9、公式10和公式11,考虑到,a=0,高位全为1的情况,,,根据输出等效可得公式12和公式13,即高位的权重为中
位的1/2H,H为中位的位数,可以理解为高位变化一位,对输出的影响是中位的H倍,即高位
电阻与第三等效电阻的第二数值关系为第三等效电阻是高位电阻的H倍。
本实施例通过等效电路、第一连接关系及第一数值关系,确定高位电阻与第三等效电阻的第二数值关系。
在一个实施例中,本申请实施例提供的数模转换器电阻选择方法,还可以包括:
根据所述等效电路确定所述第一等效电阻和所述第二等效电阻的第四连接关系;
根据所述第一连接关系、所述第二连接关系及所述第四连接关系,确定所述参考点的电压与所述输出点的电压之间的关系。
根据图5所示,图5为本申请提供的12位数模转换器的电阻结构及其等效电路,可
选择高位电阻为,中位电阻为R,根据公式14可知,a和b为大于或等于0小于7的整数,i为
大于或等于0小于5的整数,的值取决于第i位开关的状态,若开关闭合,则,若开
关打开,则,公式14中12位二进制输入都有对应的权重,共有4096种对应码制输
出,因此,本申请提供的12位数模转换器的电阻结构可以实现12位数模转换。
本实施例通过第一连接关系、第二连接关系及第四连接关系,确定参考点的电压与输出点的电压之间的关系。
下面对本发明提供的数模转换器电阻选择装置进行描述,下文描述的数模转换器电阻选择装置与上文描述的数模转换器电阻选择方法可相互对应参照。
请参照图6,本发明还提供一种数模转换器电阻选择装置,包括:
等效电阻确定模块601,用于确定高位电阻对应的第一等效电阻,中位电阻对应的第二等效电阻以及低位电阻对应的第三等效电阻;
第一数值关系确定模块602,用于根据所述第二等效电阻和所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系;
第二数值关系确定模块603,用于根据所述第一等效电阻、所述第二等效电阻和所述第三等效电阻,确定所述高位电阻与所述第三等效电阻的第二数值关系;
电阻选择模块604,用于根据所述第一数值关系和所述第二数值关系,选择所述高位电阻和所述中位电阻。
可选地,所述等效电阻确定模块包括:
等效电路确定单元,用于确定所述三分段式数模转换器的等效电路,其中,所述等效电路包含参考点;
第一等效电阻确定单元,用于根据所述高位电阻与所述参考点的第一连接关系,确定所述高位电阻对应的第一等效电阻。
可选地,所述等效电路还包括接地端;所述等效电阻确定模块包括:
第二等效电阻确定单元,用于根据所述中位电阻与所述参考点的第二连接关系,以及所述中位电阻与所述接地端的第三连接关系,确定所述中位电阻对应的第二等效电阻。
可选地,所述第一数值关系确定模块包括:
第一数值关系确定单元,用于根据所述等效电路、所述第二连接关系、所述第三连接关系及所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系。
可选地,所述第二数值关系确定模块包括:
第二数值关系确定单元,用于根据所述等效电路、所述第一连接关系及所述第一数值关系,确定所述高位电阻与所述第三等效电阻的第二数值关系。
可选地,所述等效电路还包括输出点;所述数模转换器电阻选择装置包括:
第四连接关系确定模块,用于根据所述等效电路确定所述第一等效电阻和所述第二等效电阻的第四连接关系;
电压关系确定模块,用于根据所述第一连接关系、所述第二连接关系及所述第四连接关系,确定所述参考点的电压与所述输出点的电压之间的关系。
图7示例了一种电子设备的实体结构示意图,如图7所示,该电子设备可以包括:处理器(processor)710、通信接口(Communications Interface)720、存储器(memory)730和通信总线740,其中,处理器710,通信接口720,存储器730通过通信总线740完成相互间的通信。处理器710可以调用存储器730中的逻辑指令,以执行数模转换器电阻选择方法。
此外,上述的存储器730中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面,本发明还提供一种计算机程序产品,所述计算机程序产品包括计算机程序,计算机程序可存储在非暂态计算机可读存储介质上,所述计算机程序被处理器执行时,计算机能够执行上述各方法所提供的数模转换器电阻选择方法。
又一方面,本发明还提供一种非暂态计算机可读存储介质,其上存储有计算机程序,该计算机程序被处理器执行时实现以执行上述各方法提供的数模转换器电阻选择方法。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下,即可以理解并实施。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件。基于这样的理解,上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品可以存储在计算机可读存储介质中,如ROM/RAM、磁碟、光盘等,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种数模转换器电阻选择方法,其特征在于,所述数模转换器电阻选择方法应用于三分段式数模转换器,所述三分段式数模转换器包含高位电阻、中位电阻和低位电阻;所述数模转换器电阻选择方法包括:
确定所述高位电阻对应的第一等效电阻,所述中位电阻对应的第二等效电阻以及所述低位电阻对应的第三等效电阻;
根据所述第二等效电阻和所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系;
根据所述第一等效电阻、所述第二等效电阻和所述第三等效电阻,确定所述高位电阻与所述第三等效电阻的第二数值关系;
根据所述第一数值关系和所述第二数值关系,选择所述高位电阻和所述中位电阻。
2.根据权利要求1所述的数模转换器电阻选择方法,其特征在于,所述确定所述高位电阻对应的第一等效电阻的步骤包括:
确定所述三分段式数模转换器的等效电路,其中,所述等效电路包含参考点;
根据所述高位电阻与所述参考点的第一连接关系,确定所述高位电阻对应的第一等效电阻。
3.根据权利要求2所述的数模转换器电阻选择方法,其特征在于,所述等效电路还包括接地端;所述确定所述中位电阻对应的第二等效电阻的步骤包括:
根据所述中位电阻与所述参考点的第二连接关系,以及所述中位电阻与所述接地端的第三连接关系,确定所述中位电阻对应的第二等效电阻。
4.根据权利要求3所述的数模转换器电阻选择方法,其特征在于,所述根据所述第二等效电阻和所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系的步骤包括:
根据所述等效电路、所述第二连接关系、所述第三连接关系及所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系。
5.根据权利要求4所述的数模转换器电阻选择方法,其特征在于,所述根据所述第一等效电阻、所述第二等效电阻和所述第三等效电阻,确定所述高位电阻与所述第三等效电阻的第二数值关系的步骤包括:
根据所述等效电路、所述第一连接关系及所述第一数值关系,确定所述高位电阻与所述第三等效电阻的第二数值关系。
6.根据权利要求5所述的数模转换器电阻选择方法,其特征在于,所述等效电路还包括输出点;所述根据所述第一数值关系和所述第二数值关系,选择所述高位电阻和所述中位电阻的步骤之后包括:
根据所述等效电路确定所述第一等效电阻和所述第二等效电阻的第四连接关系;
根据所述第一连接关系、所述第二连接关系及所述第四连接关系,确定所述参考点的电压与所述输出点的电压之间的关系。
7.一种数模转换器电阻选择装置,其特征在于,包括:
等效电阻确定模块,用于确定高位电阻对应的第一等效电阻,中位电阻对应的第二等效电阻以及低位电阻对应的第三等效电阻;
第一数值关系确定模块,用于根据所述第二等效电阻和所述第三等效电阻,确定所述中位电阻与所述第三等效电阻的第一数值关系;
第二数值关系确定模块,用于根据所述第一等效电阻、所述第二等效电阻和所述第三等效电阻,确定所述高位电阻与所述第三等效电阻的第二数值关系;
电阻选择模块,用于根据所述第一数值关系和所述第二数值关系,选择所述高位电阻和所述中位电阻。
8.一种电子设备,包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1至6任一项所述数模转换器电阻选择方法。
9.一种非暂态计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至6任一项所述数模转换器电阻选择方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211257473.0A CN115333540B (zh) | 2022-10-14 | 2022-10-14 | 数模转换器电阻选择方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211257473.0A CN115333540B (zh) | 2022-10-14 | 2022-10-14 | 数模转换器电阻选择方法、装置、设备及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115333540A true CN115333540A (zh) | 2022-11-11 |
CN115333540B CN115333540B (zh) | 2023-01-17 |
Family
ID=83913670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211257473.0A Active CN115333540B (zh) | 2022-10-14 | 2022-10-14 | 数模转换器电阻选择方法、装置、设备及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115333540B (zh) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4292625A (en) * | 1979-07-12 | 1981-09-29 | Advanced Micro Devices, Inc. | Monolithic digital-to-analog converter |
US6414616B1 (en) * | 2000-06-22 | 2002-07-02 | Analog Devices, Inc. | Architecture for voltage scaling DAC |
US20080186215A1 (en) * | 2007-02-06 | 2008-08-07 | James Lee Brubaker | Systems and methods for providing compact digitally controlled trim of multi-segment circuits |
EP2019490A1 (en) * | 2007-07-27 | 2009-01-28 | Fujitsu Ltd. | Segmented circuitry |
US20110090106A1 (en) * | 2009-10-15 | 2011-04-21 | Shu-Chuan Huang | Digital-to-analog converter with multi-segmented conversion |
CN102783033A (zh) * | 2009-12-31 | 2012-11-14 | 德克萨斯仪器股份有限公司 | 面积减少的数模转换器 |
US10014877B1 (en) * | 2017-09-01 | 2018-07-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Multi-segmented all logic DAC |
CN109391270A (zh) * | 2017-08-08 | 2019-02-26 | 恩智浦美国有限公司 | 具有含有电阻器阵列的子dac的数/模转换器(dac) |
US10784886B1 (en) * | 2019-09-27 | 2020-09-22 | Nxp Usa, Inc. | Segmented digital to analog converter |
CN114337675A (zh) * | 2022-03-14 | 2022-04-12 | 四川奥库科技有限公司 | 三段电阻型数模转换器电路 |
CN114785348A (zh) * | 2022-04-27 | 2022-07-22 | 中国电子科技集团公司第五十八研究所 | 一种改良型高精度r-2r型dac结构 |
-
2022
- 2022-10-14 CN CN202211257473.0A patent/CN115333540B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4292625A (en) * | 1979-07-12 | 1981-09-29 | Advanced Micro Devices, Inc. | Monolithic digital-to-analog converter |
US6414616B1 (en) * | 2000-06-22 | 2002-07-02 | Analog Devices, Inc. | Architecture for voltage scaling DAC |
US20080186215A1 (en) * | 2007-02-06 | 2008-08-07 | James Lee Brubaker | Systems and methods for providing compact digitally controlled trim of multi-segment circuits |
EP2019490A1 (en) * | 2007-07-27 | 2009-01-28 | Fujitsu Ltd. | Segmented circuitry |
US20110090106A1 (en) * | 2009-10-15 | 2011-04-21 | Shu-Chuan Huang | Digital-to-analog converter with multi-segmented conversion |
CN102783033A (zh) * | 2009-12-31 | 2012-11-14 | 德克萨斯仪器股份有限公司 | 面积减少的数模转换器 |
CN109391270A (zh) * | 2017-08-08 | 2019-02-26 | 恩智浦美国有限公司 | 具有含有电阻器阵列的子dac的数/模转换器(dac) |
US10014877B1 (en) * | 2017-09-01 | 2018-07-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Multi-segmented all logic DAC |
US10784886B1 (en) * | 2019-09-27 | 2020-09-22 | Nxp Usa, Inc. | Segmented digital to analog converter |
CN114337675A (zh) * | 2022-03-14 | 2022-04-12 | 四川奥库科技有限公司 | 三段电阻型数模转换器电路 |
CN114785348A (zh) * | 2022-04-27 | 2022-07-22 | 中国电子科技集团公司第五十八研究所 | 一种改良型高精度r-2r型dac结构 |
Non-Patent Citations (3)
Title |
---|
DAVID MARCHE; YVON SAVARIA: "《Modeling R−2R Segmented-Ladder DACs》", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS》 * |
DEGANG CHEN,DEGANG CHEN: "《A novel 20-bit R-2R DAC structure based on ordered element matching》", 《2015 IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND 》 * |
朱杰: "《CMOS工艺的14位D/A转换器设计》", 《知网》 * |
Also Published As
Publication number | Publication date |
---|---|
CN115333540B (zh) | 2023-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1956716B1 (en) | Systems and methods for providing compact digitally controlled trim of multi-segment circuits | |
EP3442123B1 (en) | Digital to analog converter (dac) having sub-dacs with arrays of resistors | |
JPH0738585B2 (ja) | デジタル/アナログ変換装置 | |
CN115333540B (zh) | 数模转换器电阻选择方法、装置、设备及存储介质 | |
JPS59163912A (ja) | C−r型da変換器 | |
US4818996A (en) | Digital-to-analog converting circuit | |
CN110380731B (zh) | 一种数字模拟转换电路 | |
CN111737957B (zh) | 汉字拼音转换方法、装置、电子设备及存储介质 | |
JPH1098384A (ja) | フラッシュ形アナログ−ディジタル変換器 | |
KR950003287B1 (ko) | 디지탈 투 아날로그 컨버터내의 양극성 영점에서 주요 비트 전송에러를 제거하는 회로 및 방법 | |
JP4242973B2 (ja) | 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ | |
JPS636170B2 (zh) | ||
JPH02226817A (ja) | 信号変換装置および信号変換方法 | |
CN112464958A (zh) | 多模态神经网络信息处理方法、装置、电子设备与介质 | |
JP2580013B2 (ja) | Da変換器 | |
JP3147701B2 (ja) | D/a変換装置 | |
CN111711449B (zh) | 寄生电容数字补偿方法和装置 | |
CN113595552B (zh) | 一种应用于数模转换器的非线性校准方法及装置 | |
JPS5914929B2 (ja) | デイジタルアナログ変換装置 | |
JPH05335963A (ja) | D/a変換装置 | |
JPS58215128A (ja) | デイジタル・アナログ変換回路 | |
CN117560011A (zh) | 一种数模转换器、数模转换电路和电子设备 | |
JPH09167966A (ja) | D/a変換装置 | |
JP2006050202A (ja) | Dem処理装置、d/a変換装置、dem処理方法 | |
CN117995163A (zh) | 语音编辑方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |