JPS58215128A - デイジタル・アナログ変換回路 - Google Patents
デイジタル・アナログ変換回路Info
- Publication number
- JPS58215128A JPS58215128A JP9762482A JP9762482A JPS58215128A JP S58215128 A JPS58215128 A JP S58215128A JP 9762482 A JP9762482 A JP 9762482A JP 9762482 A JP9762482 A JP 9762482A JP S58215128 A JPS58215128 A JP S58215128A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- digital
- input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル・アナログ変換回路（以下単にＤ
／Ａ変換回路という）、特にＰＣＭディスクプレーヤ、
ＰＣＭ録音再生装置等の再生系に用いて好適な、精度が
あまり良くないＤ／Ａ変換器を用いても、高ダイナミツ
クレンジを得ることができ、信号歪も少ないＤ／Ａ変換
回路に関する。
／Ａ変換回路という）、特にＰＣＭディスクプレーヤ、
ＰＣＭ録音再生装置等の再生系に用いて好適な、精度が
あまり良くないＤ／Ａ変換器を用いても、高ダイナミツ
クレンジを得ることができ、信号歪も少ないＤ／Ａ変換
回路に関する。
一般に、Ｄ／Ａ変換器は、高精度のものほど製造上の歩
留りが悪く格段に高価格となる。このため、精度があま
り良くないＤ／Ａ変換器を用いて高ダイナミツクレンジ
のＤ／Ａ変換回路を構成することができれば、Ｄ／Ａ変
換回路の価格を低廉なものとすることができる。本発明
は、このような要求に答えるためになされたものである
。
留りが悪く格段に高価格となる。このため、精度があま
り良くないＤ／Ａ変換器を用いて高ダイナミツクレンジ
のＤ／Ａ変換回路を構成することができれば、Ｄ／Ａ変
換回路の価格を低廉なものとすることができる。本発明
は、このような要求に答えるためになされたものである
。
以下、従来技術によるＤ／Ａ変換回路を図面により説明
する。
する。
第１図は一般的なり／Ａ変換器の回路図、第２図はその
動作を説明するための入出力特性とアナログ信号波形の
説明図であり、第１図において、１はＤ／Ａ変換器、２
はディジタル信号入力端子、３はアナログ信号出力端子
、４は定電流源群、５はスイッチ部、６は電流電圧変換
用オペアンプ、７はオフセットバイナリ−用電流源であ
る。
動作を説明するための入出力特性とアナログ信号波形の
説明図であり、第１図において、１はＤ／Ａ変換器、２
はディジタル信号入力端子、３はアナログ信号出力端子
、４は定電流源群、５はスイッチ部、６は電流電圧変換
用オペアンプ、７はオフセットバイナリ−用電流源であ
る。
第１図において、スイッチ部５は、ディジタル信号入力
端子２からの入力ディジタル信号のビット数と同数のス
イッチ素子より構成され、各スイッチ素子は、入力ディ
ジタル信号の各ビットによりその開閉が制御される。各
スイッチ素子の一力の端子は、これらの各スイッチ素子
を制御する入力ディジタル信号例えばＰＣＭ信号の各ビ
ットが有する重みに対応する電流値を有する定電流源群
４内の各定電流源に接続されている。また、各スイッチ
素子の他力の端子はワイヤードオア接続され、オフセッ
トバイナリ−用電流源７に接続されるとともに、各スイ
ッチ素子に接続された定電流源の電流値が加算され、電
圧電流変換用オペアンプ６に接続されている。電流電圧
変換用オペアンプ６は、入力ディジタル信号の各ビット
に制御される。スイッチ部５の各スイッチ素子に接続さ
れた定電流源のｔ＠、値の加算値をアナログ電圧信号に
変換してアナログ信号出力端子３に出力する。
端子２からの入力ディジタル信号のビット数と同数のス
イッチ素子より構成され、各スイッチ素子は、入力ディ
ジタル信号の各ビットによりその開閉が制御される。各
スイッチ素子の一力の端子は、これらの各スイッチ素子
を制御する入力ディジタル信号例えばＰＣＭ信号の各ビ
ットが有する重みに対応する電流値を有する定電流源群
４内の各定電流源に接続されている。また、各スイッチ
素子の他力の端子はワイヤードオア接続され、オフセッ
トバイナリ−用電流源７に接続されるとともに、各スイ
ッチ素子に接続された定電流源の電流値が加算され、電
圧電流変換用オペアンプ６に接続されている。電流電圧
変換用オペアンプ６は、入力ディジタル信号の各ビット
に制御される。スイッチ部５の各スイッチ素子に接続さ
れた定電流源のｔ＠、値の加算値をアナログ電圧信号に
変換してアナログ信号出力端子３に出力する。
上述のよりなり／Ａ変換器における定電流源群４の各定
電流源の精度は、入力ディジタル信号の最下位ビット（
以下ＬＳＢという）が有する重み、すなわち、ＬＳＢに
より制御されるスイッチ素子に接続された定電流源の電
流値の１／２の精度（一般に１／２・ＬＳＢの精度と〜
・う）が要求される。しかしながら、ＰＣＭ録音再生装
置等の再生系に用いられるような、入力ゲイジタル信号
のビット数が１４〜１６ビツトのＤ／Ａ変換器において
、この１／２・ＬＳＢの精度の要求は、最上位ビット（
以下ＭＳＢという）に対応する定電流源の精度として０
．００５チ〜０．０００７６チノ精度を要求することに
なる。このように高精度な定電流源を有するＤ／Ａ変換
器を得ることはきわめて難しく一製造時の歩留りも悪く
なり、結局高精度のＤ／Ａ変換器は、きわめて高価なも
のとなる。また、Ｄ／Ａ変換器の製造時の歩留りを良く
して価格を下げると、Ｄ／Ａ変換器を構成する定電流源
の精度が１／２・ＬＳＢの精度より悪くなる。したがっ
て、ＰＣＭ録音再生装置等の再生系に精度の悪いＤ／Ａ
変換器を用いた場合、取扱うアナログ信号の歪及びダイ
ナミックレンジが大幅に劣化してしまうことになる。
電流源の精度は、入力ディジタル信号の最下位ビット（
以下ＬＳＢという）が有する重み、すなわち、ＬＳＢに
より制御されるスイッチ素子に接続された定電流源の電
流値の１／２の精度（一般に１／２・ＬＳＢの精度と〜
・う）が要求される。しかしながら、ＰＣＭ録音再生装
置等の再生系に用いられるような、入力ゲイジタル信号
のビット数が１４〜１６ビツトのＤ／Ａ変換器において
、この１／２・ＬＳＢの精度の要求は、最上位ビット（
以下ＭＳＢという）に対応する定電流源の精度として０
．００５チ〜０．０００７６チノ精度を要求することに
なる。このように高精度な定電流源を有するＤ／Ａ変換
器を得ることはきわめて難しく一製造時の歩留りも悪く
なり、結局高精度のＤ／Ａ変換器は、きわめて高価なも
のとなる。また、Ｄ／Ａ変換器の製造時の歩留りを良く
して価格を下げると、Ｄ／Ａ変換器を構成する定電流源
の精度が１／２・ＬＳＢの精度より悪くなる。したがっ
て、ＰＣＭ録音再生装置等の再生系に精度の悪いＤ／Ａ
変換器を用いた場合、取扱うアナログ信号の歪及びダイ
ナミックレンジが大幅に劣化してしまうことになる。
以下、１４ピツトのＤ／Ａ変換器を例として、精度の悪
いＤ／Ａ変換器のアナログ信号波形の歪とダイナミック
レンジについて説明する。
いＤ／Ａ変換器のアナログ信号波形の歪とダイナミック
レンジについて説明する。
一般に、Ｄ／Ａ変換器に要求される精度は、前述したよ
うに１／２・ＬＳＢであり、１４ビ７トのＤ／Ａ変換器
のフルスケールに対する精度は１ ヲ・、 ＝ ０．００３０５チとなる。
うに１／２・ＬＳＢであり、１４ビ７トのＤ／Ａ変換器
のフルスケールに対する精度は１ ヲ・、 ＝ ０．００３０５チとなる。
Ｄ／Ａ変換器のこのような要求精度を満たすため、入力
ディジタル信号の各ビットに対応して設けられる各定電
流源の必要精度は、入力ディジタル信号を構成する各ビ
ットが有する重みにより異なり９例えば入力ディジタル
信号が１４ピツトのＰＣＭ信号である場合、ＭＳＨに対
応する定電流源で０．００６１％、第２ビツトに対応す
る定電流源で０．０１２％、第３ビツトに対応する定電
流源で０．０２４チ、第４ピツトに対応する定電流源で
０．０４８％等となり、下付ビットに対応する定電流源
はどその必要精度は緩くなる。
ディジタル信号の各ビットに対応して設けられる各定電
流源の必要精度は、入力ディジタル信号を構成する各ビ
ットが有する重みにより異なり９例えば入力ディジタル
信号が１４ピツトのＰＣＭ信号である場合、ＭＳＨに対
応する定電流源で０．００６１％、第２ビツトに対応す
る定電流源で０．０１２％、第３ビツトに対応する定電
流源で０．０２４チ、第４ピツトに対応する定電流源で
０．０４８％等となり、下付ビットに対応する定電流源
はどその必要精度は緩くなる。
いま、Ｄ／Ａ変換器を構成する定電流源の精度が歩留り
等のなんらかの理由で０．０２４％の精度しか得られな
い１４ピツト構成のＤ／Ａ変換器が構成されたとする。
等のなんらかの理由で０．０２４％の精度しか得られな
い１４ピツト構成のＤ／Ａ変換器が構成されたとする。
このＤ／Ａ変換器は、入力ディジタル信号の３ビツト目
以降に対応する定電流源は必要精度を満足するが、ＭＳ
Ｈ及び２ビツト目に対応する定電流源は必要精度を満足
していないので一変換された出力アナログ信号を否１せ
ることになる。
以降に対応する定電流源は必要精度を満足するが、ＭＳ
Ｈ及び２ビツト目に対応する定電流源は必要精度を満足
していないので一変換された出力アナログ信号を否１せ
ることになる。
理解を容易にするため、誤差部分を拡大して前述のＤ／
Ａ変換器の入出力特性とアナログ信号波形を第２図によ
り説明する。
Ａ変換器の入出力特性とアナログ信号波形を第２図によ
り説明する。
第２図において、横軸は、１４ピツトの人力ディジタル
信号のａｔｔ ’ ｏ ’からａＬＬ ’″１Ｎ迄の順
次の配列を示し、その中央を出力アナログ信号の零レベ
ルに対応させている。また、縦軸は、出力アナログ信号
レベルを示している。曲線８はＤ／Ａ変換器の入出力特
性曲線で、その中央部すなわち出力アナログ信号の零レ
ベルで階段状に変化している部分は、入力ディジタル信
号のＭＳＢが％ｏＩから気１１に変化する点であり、左
右に対称的に示された同様な階段状の変化部分は、入力
ディジタル信号の第２番目のビットが１０′から１１′
に変化する点である。
信号のａｔｔ ’ ｏ ’からａＬＬ ’″１Ｎ迄の順
次の配列を示し、その中央を出力アナログ信号の零レベ
ルに対応させている。また、縦軸は、出力アナログ信号
レベルを示している。曲線８はＤ／Ａ変換器の入出力特
性曲線で、その中央部すなわち出力アナログ信号の零レ
ベルで階段状に変化している部分は、入力ディジタル信
号のＭＳＢが％ｏＩから気１１に変化する点であり、左
右に対称的に示された同様な階段状の変化部分は、入力
ディジタル信号の第２番目のビットが１０′から１１′
に変化する点である。
曲線８のような入出力特性を示すＤ／Ａｉ換器に波形９
に示す比較的低レベルのディジタル信号による正弦波信
号を印加すると、アナログ信号の零レベルでＭＯＢの％
ＯＮから％１１捷たはその逆の切換えが生じ、出力アナ
ログ信号は、波形１０に示すような歪を生じる、一方、
ダイナミックレンジについて考察すると、出力アナログ
信号の最大値は、Ｄ／Ａ変換器のフルスケール迄であり
、出力アナログ信号の最小値は−ＭＳＢに対応する定電
流源の誤差迄である。すなわち、ＭＯＢに対応する定電
流源の誤差が必要精度の４倍である第２図の曲線８に示
す入出力特性を有するＤ／Ａ変換器は、１／２・Ｌ８Ｂ
の精度を有する理想的なり／Ａ変換器に比し、４倍のレ
ベルの微少信号しか得られないため、１４ビ・・トのＤ
／Ａ変換器が理想的な場合に有するダイナミックレンジ
８４ｃｌｂを得ることができず、その１／７である７２
ｄｂのダイナミックレンジしか得られない。
に示す比較的低レベルのディジタル信号による正弦波信
号を印加すると、アナログ信号の零レベルでＭＯＢの％
ＯＮから％１１捷たはその逆の切換えが生じ、出力アナ
ログ信号は、波形１０に示すような歪を生じる、一方、
ダイナミックレンジについて考察すると、出力アナログ
信号の最大値は、Ｄ／Ａ変換器のフルスケール迄であり
、出力アナログ信号の最小値は−ＭＳＢに対応する定電
流源の誤差迄である。すなわち、ＭＯＢに対応する定電
流源の誤差が必要精度の４倍である第２図の曲線８に示
す入出力特性を有するＤ／Ａ変換器は、１／２・Ｌ８Ｂ
の精度を有する理想的なり／Ａ変換器に比し、４倍のレ
ベルの微少信号しか得られないため、１４ビ・・トのＤ
／Ａ変換器が理想的な場合に有するダイナミックレンジ
８４ｃｌｂを得ることができず、その１／７である７２
ｄｂのダイナミックレンジしか得られない。
このような欠点を解決するため、本発明者は入力ディジ
タル信号に一定のディジタル符号を加算した徒に、該加
算後の入力デイジタル信゛号をＤ／Ａ変換器に入力する
ことにより、小信号時に精度の悪いＭＳＢに対応する定
電流源の切換えを行わせず、前記加算した一定のディジ
タルね号に相当するだけＤ／Ａ変換器のオフセットバイ
ナリ−用電流源の値をずらした改良されたＤ／Ａ変換回
路を提案した。
タル信号に一定のディジタル符号を加算した徒に、該加
算後の入力デイジタル信゛号をＤ／Ａ変換器に入力する
ことにより、小信号時に精度の悪いＭＳＢに対応する定
電流源の切換えを行わせず、前記加算した一定のディジ
タルね号に相当するだけＤ／Ａ変換器のオフセットバイ
ナリ−用電流源の値をずらした改良されたＤ／Ａ変換回
路を提案した。
第６図は、前述の提案による改良されたＤ／Ａ変換回路
の入出力特性とアナログ信号波形の説明図であり、以下
この図により改良されたＤ／Ａ変換回路について説明す
る。
の入出力特性とアナログ信号波形の説明図であり、以下
この図により改良されたＤ／Ａ変換回路について説明す
る。
第３図において、横軸と縦軸は第２図の場合と同じであ
り、また、曲線１１は改良されたＤ ／Ａ変換回路の入
出力特性を示す曲線で、階段状に変化する部分は第２図
の曲線８により説明したのと同様である。曲線１１は、
出力アナログ信号の零レベルの位置が第２図の曲線８に
比し、前述したように入力ディジタル信号に加算した一
定のディジタル符号に相当する分だけずれている。
り、また、曲線１１は改良されたＤ ／Ａ変換回路の入
出力特性を示す曲線で、階段状に変化する部分は第２図
の曲線８により説明したのと同様である。曲線１１は、
出力アナログ信号の零レベルの位置が第２図の曲線８に
比し、前述したように入力ディジタル信号に加算した一
定のディジタル符号に相当する分だけずれている。
このような入出力特性を示すＤ／Ａ変換回路に波形１２
に示す小信号のディジタル信号による正弦波信号を加え
た場合、第２図で説明した場合とは異なり、出力アナロ
グ信号の零レベルでＭＯＢに対応する定電流源の切換え
は起らず、歪のない出力アナログ信号１３が得られる。
に示す小信号のディジタル信号による正弦波信号を加え
た場合、第２図で説明した場合とは異なり、出力アナロ
グ信号の零レベルでＭＯＢに対応する定電流源の切換え
は起らず、歪のない出力アナログ信号１３が得られる。
しかしながら、Ｄ／Ａ変換回路への入力ディジタル信号
のレベルが太き（なると、一定のディジタル符号を加算
した後のディジタル信号はオーバーフローする場合が生
じ、この場合加算後のディジタル信号は、ａｔｔ ’
ｏ ｚ付近のディジタル信号に変化する。このため、加
算後のディジタル信号が印加されるＤ／Ａ変換器−の入
カデづジタル信号による」１弦波及び出力アナログ信号
は、波形１４及び１５に示すようにきわめて大きな非対
称性の歪を生じてし１う。
のレベルが太き（なると、一定のディジタル符号を加算
した後のディジタル信号はオーバーフローする場合が生
じ、この場合加算後のディジタル信号は、ａｔｔ ’
ｏ ｚ付近のディジタル信号に変化する。このため、加
算後のディジタル信号が印加されるＤ／Ａ変換器−の入
カデづジタル信号による」１弦波及び出力アナログ信号
は、波形１４及び１５に示すようにきわめて大きな非対
称性の歪を生じてし１う。
本発明の目的は一以上述べたような従来技術の欠点を除
去し、上位ビットに対応する定電流源の精度が悪いＤ／
Ａ変換器を用いても、精度のよいＤ／Ａ変換器を用いた
場合と同程度のダイナミックレンジを有し、かつ、入力
ディジタル信号のレベルが大きくなっても、出力アナロ
グ信号に波形歪をほとんど生じない−ＰＣＭ録音再生装
置等の和牛系に用（・て好適なり／Ａ変換回路を提供す
るにある。
去し、上位ビットに対応する定電流源の精度が悪いＤ／
Ａ変換器を用いても、精度のよいＤ／Ａ変換器を用いた
場合と同程度のダイナミックレンジを有し、かつ、入力
ディジタル信号のレベルが大きくなっても、出力アナロ
グ信号に波形歪をほとんど生じない−ＰＣＭ録音再生装
置等の和牛系に用（・て好適なり／Ａ変換回路を提供す
るにある。
このため本発明は、ディジタル変換されたオーディオ信
号のりｌレベルがＭＳＢの反転位置から、上位数ビット
分だけディジタルシフトさせてＤ／Ａ変換し、その出力
信号に、ディジタルシフトした分だけ逆方向にアナログ
シフト（加算）することによって、小信号入力時にＭＳ
Ｂのビット反転を行わせない。また、大振幅入力に対し
ては、ディジタルシフト、及びアナロクシフトを行わず
、元々のダイナミックレンジを確保することにある、 本発明の実施例を第４図と第５図のブロック図によって
説明する。一般にＤ／Ａ変換器の入出力特性は第４図２
８に示すライン上にある。つ甘りディジタル信号（オフ
セット・バイナリ−）がａｔｔ’ｏ’からａｔｔ％１１
まで変化した入力に対し点線を含む２８の直線が出力特
性である。
号のりｌレベルがＭＳＢの反転位置から、上位数ビット
分だけディジタルシフトさせてＤ／Ａ変換し、その出力
信号に、ディジタルシフトした分だけ逆方向にアナログ
シフト（加算）することによって、小信号入力時にＭＳ
Ｂのビット反転を行わせない。また、大振幅入力に対し
ては、ディジタルシフト、及びアナロクシフトを行わず
、元々のダイナミックレンジを確保することにある、 本発明の実施例を第４図と第５図のブロック図によって
説明する。一般にＤ／Ａ変換器の入出力特性は第４図２
８に示すライン上にある。つ甘りディジタル信号（オフ
セット・バイナリ−）がａｔｔ’ｏ’からａｔｔ％１１
まで変化した入力に対し点線を含む２８の直線が出力特
性である。
今、ディジタル入力信号の上位３ピツトが％１００Ｉと
’０１１’の領域２２においてそれぞれ％００１１で減
算すると％０１１’、％０１０１になり、このディジタ
ルシフトに対し、出力ラインは矢印２６のようにシフト
され出力ライン２９となる。上記領域２２の検出は、第
５図１７のパターン検出回路によって行う。つまりディ
ジタル入力端子群１６の上位３ピクト１６−１４ 、１
６−１５ 、１６−１２を入力としパターン検出を行う
、パターン検出回路１７の出力信号１８は、ゲート回路
１９を制御して、ディジタル入力信号をシフト（減算）
させる。ところでディジタルシフトされた出力ライン２
９は、ディジタル入力信号１６−１２（上位６ビツト目
）の１ビツト分に相当するレベルダウンを行ったことに
なることは明らかである。そこでＤ／Ａ変換器３１の出
力に結合されている電流加算器２０を、前記パターン検
出回路１７の出力信号１８で制御し、前記レベルダウン
分の電流２４をアナログ加算すると、出力端子２１から
見た出力は、ディジタル入力信号シフト操作以前と同じ
入出力特性が得られる。
’０１１’の領域２２においてそれぞれ％００１１で減
算すると％０１１’、％０１０１になり、このディジタ
ルシフトに対し、出力ラインは矢印２６のようにシフト
され出力ライン２９となる。上記領域２２の検出は、第
５図１７のパターン検出回路によって行う。つまりディ
ジタル入力端子群１６の上位３ピクト１６−１４ 、１
６−１５ 、１６−１２を入力としパターン検出を行う
、パターン検出回路１７の出力信号１８は、ゲート回路
１９を制御して、ディジタル入力信号をシフト（減算）
させる。ところでディジタルシフトされた出力ライン２
９は、ディジタル入力信号１６−１２（上位６ビツト目
）の１ビツト分に相当するレベルダウンを行ったことに
なることは明らかである。そこでＤ／Ａ変換器３１の出
力に結合されている電流加算器２０を、前記パターン検
出回路１７の出力信号１８で制御し、前記レベルダウン
分の電流２４をアナログ加算すると、出力端子２１から
見た出力は、ディジタル入力信号シフト操作以前と同じ
入出力特性が得られる。
続いて入力ディジタル信号の上位３ビットが嘱１０１’
、亀０１０′のパターンに対しても’０１０’のディジ
タルシフト（減算）を行うと、その出力は％０１１１と
１０００′となり、領域２３が、２５ａにシフトしたこ
とになる。出力レベルは矢印２７に示すように３０のラ
インになる。 これと同時に出力信号１８は電流加算器
２０を制御して、ディジタル入力信号１６−１３（上位
２ビツト目）の１ビツト分に相当する電流２５を加算さ
せる、これにより前回と同じように出力端子２１から見
た出力特性は、絶対レベルを８保できる。
、亀０１０′のパターンに対しても’０１０’のディジ
タルシフト（減算）を行うと、その出力は％０１１１と
１０００′となり、領域２３が、２５ａにシフトしたこ
とになる。出力レベルは矢印２７に示すように３０のラ
インになる。 これと同時に出力信号１８は電流加算器
２０を制御して、ディジタル入力信号１６−１３（上位
２ビツト目）の１ビツト分に相当する電流２５を加算さ
せる、これにより前回と同じように出力端子２１から見
た出力特性は、絶対レベルを８保できる。
理解を容易にする為に、説明を替えると、Ｄ／Ａ変換器
６１に入力するディジタル信号を小信号レベルの時レベ
ルシフトし、Ｄ／Ａ変換特性のラインを上位ビットの反
転領域からズラし、Ｄ／Ａｉ換後、ディジタルシフトし
た分だけ逆にアナログシフトし、入出力間の絶対値に変
化を与えないものである。
６１に入力するディジタル信号を小信号レベルの時レベ
ルシフトし、Ｄ／Ａ変換特性のラインを上位ビットの反
転領域からズラし、Ｄ／Ａｉ換後、ディジタルシフトし
た分だけ逆にアナログシフトし、入出力間の絶対値に変
化を与えないものである。
本実施例では、入力レベルを３パターンに分割し、オー
ディオ信号の１ｏＩレベル付近のダイナミックレンジの
１／４（＝領域２２）と、その上下１／８スつ（−領域
２３）と、シフトせずダイレクト結線する残りの領域（
＝領域２４）とした、実際の信号波形を入力した図を第
６図に示す。
ディオ信号の１ｏＩレベル付近のダイナミックレンジの
１／４（＝領域２２）と、その上下１／８スつ（−領域
２３）と、シフトせずダイレクト結線する残りの領域（
＝領域２４）とした、実際の信号波形を入力した図を第
６図に示す。
ディジタル入力信号３２を入力とし、Ｄ／Ａ変換変換シ
カライン２Ｂ０−２９−３０−２８で変換すると、出力
電流３３が得られ、これにパターン検出回路の制御によ
り電流３４が加算される。すると出力端子−２１には、
５５で示す出力信号が得られる。３５で示す焦点部はＤ
／Ａ変換器が最初から持っている精度の悪い上位２ビツ
トが反転するポイントである。小信号（ダイナミックレ
ンジの１／−− 一１２ｄＢ）は特にこのポイントを持たないので、歪の
少ない出力信号を得ることができる。
カライン２Ｂ０−２９−３０−２８で変換すると、出力
電流３３が得られ、これにパターン検出回路の制御によ
り電流３４が加算される。すると出力端子−２１には、
５５で示す出力信号が得られる。３５で示す焦点部はＤ
／Ａ変換器が最初から持っている精度の悪い上位２ビツ
トが反転するポイントである。小信号（ダイナミックレ
ンジの１／−− 一１２ｄＢ）は特にこのポイントを持たないので、歪の
少ない出力信号を得ることができる。
次に本発明のパターン検出回路１７、ゲート回路１９の
具体例を説明する。第７図においてパターン検出回路１
７のゲート群によりディジタル入力信号上位６ビツトが
、’１００’又は％０１１１において１７−ａが気１Ｎ
になる、又同じく上位５ビツトが気１０１Ｎ又は’ ０
１０ ’において１７−ｂが１となる。信号１７−ａと
１７−ｂを入力とするゲート回路１９は、上位５ビツト
のパターンに対し、 ’１００’が％０１１’ 、 ’
０１１＃が重０１０’ 、 ’１ｒ１１’が％０１１＃
。
具体例を説明する。第７図においてパターン検出回路１
７のゲート群によりディジタル入力信号上位６ビツトが
、’１００’又は％０１１１において１７−ａが気１Ｎ
になる、又同じく上位５ビツトが気１０１Ｎ又は’ ０
１０ ’において１７−ｂが１となる。信号１７−ａと
１７−ｂを入力とするゲート回路１９は、上位５ビツト
のパターンに対し、 ’１００’が％０１１’ 、 ’
０１１＃が重０１０’ 、 ’１ｒ１１’が％０１１＃
。
’ １１１０ ’が′″０００′とそれぞれ変換されＤ
／Ａ変換器屓に入力される。又信号１７−ａはディジタ
ル入力信号の１６−１２ピクト相肖の電流源２０−ａを
制御する。信号１７−ｂは１６−１３ビツト相当の電流
源２０−ｂを制御する。
／Ａ変換器屓に入力される。又信号１７−ａはディジタ
ル入力信号の１６−１２ピクト相肖の電流源２０−ａを
制御する。信号１７−ｂは１６−１３ビツト相当の電流
源２０−ｂを制御する。
ゲート回路１９はディジタル信号シフトの移目を持つ加
算器や、減算器によっても構成可能である。、を流加算
器は、Ｄ／Ａ変換器３１に含めて構成することも可能で
あり、Ｄ／Ａ変換器３１が電圧出力形式であれば、電流
加算器を電圧加算器として実現できる。
算器や、減算器によっても構成可能である。、を流加算
器は、Ｄ／Ａ変換器３１に含めて構成することも可能で
あり、Ｄ／Ａ変換器３１が電圧出力形式であれば、電流
加算器を電圧加算器として実現できる。
以上説明したように、本発明によれば、精度があブリｎ
くないＤ／Ａ変換器を用いて、精度のよいＩ） ／ Ａ
ｉ換器と同程度のダイナミックレンジと歪の少ない出
力アナログ信号を得ることができる低価格のＤ／Ａ変換
回路を提供することができる。
くないＤ／Ａ変換器を用いて、精度のよいＩ） ／ Ａ
ｉ換器と同程度のダイナミックレンジと歪の少ない出
力アナログ信号を得ることができる低価格のＤ／Ａ変換
回路を提供することができる。
第１図は一般的なり／Ａ変換器の回路図、第２図は第１
図の回路の入出力特性とアナログ信号波形の説明図、第
３図は改良された従来回路図、第４図は本発明によるＤ
／Ａ変換回路の説明図、第５図はそのブロック図、第６
図は、実際の入出力信号波形、第７図は本発明の具体回
路である。 １．３１・・・Ｄ／Ａ変換器 ２．１６・・・ディジタル信号入力端子口、２１・・・
アナログ信号出力端子 ４・・・定電流源 １７・・・パターン検出回路 １９・・ゲート回路 ２０・・・電流源 セ８−３０−２９−３０−２８・・・本発明によるＤ／
Ａ変換入出カライン ３２・・・ディジタル入力信号 ３３・・・出力電流 ３４・・電流 ６５・・出力信号 代理人弁理士 薄 １）利 幸 ４′２ 図 月
図の回路の入出力特性とアナログ信号波形の説明図、第
３図は改良された従来回路図、第４図は本発明によるＤ
／Ａ変換回路の説明図、第５図はそのブロック図、第６
図は、実際の入出力信号波形、第７図は本発明の具体回
路である。 １．３１・・・Ｄ／Ａ変換器 ２．１６・・・ディジタル信号入力端子口、２１・・・
アナログ信号出力端子 ４・・・定電流源 １７・・・パターン検出回路 １９・・ゲート回路 ２０・・・電流源 セ８−３０−２９−３０−２８・・・本発明によるＤ／
Ａ変換入出カライン ３２・・・ディジタル入力信号 ３３・・・出力電流 ３４・・電流 ６５・・出力信号 代理人弁理士 薄 １）利 幸 ４′２ 図 月
Claims (1)
- 入力ディジタル信号をアナログ信号に変換して出力する
ディジタル・アナログ変換回路において、最上位から１
ビツトあるいは複数ビットの特定パターンを検出するビ
ットパターン検出回路と、ディジタル信号の入方部にゲ
ート回路を有し、かつ出力部に電圧もしくは電流加算器
を有するディジタル・アナログ変換器を具備し、該ビッ
トパターン検出回路の出方信号によって、該ゲート回路
及び該電圧もしくは電流加算器を制御することを特徴と
するディジタル・アナログ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9762482A JPS58215128A (ja) | 1982-06-09 | 1982-06-09 | デイジタル・アナログ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9762482A JPS58215128A (ja) | 1982-06-09 | 1982-06-09 | デイジタル・アナログ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58215128A true JPS58215128A (ja) | 1983-12-14 |
Family
ID=14197344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9762482A Pending JPS58215128A (ja) | 1982-06-09 | 1982-06-09 | デイジタル・アナログ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58215128A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621324A (ja) * | 1985-06-27 | 1987-01-07 | Toshiba Corp | Ｄ／ａコンバ−タのリニアリテイ評価方法 |
| JPS62124597A (ja) * | 1985-11-25 | 1987-06-05 | 松下電器産業株式会社 | 電子楽器 |
| JPS63104523A (ja) * | 1986-10-21 | 1988-05-10 | Nec Corp | デジタル／アナログ変換装置 |
| JPH04132314A (ja) * | 1990-09-21 | 1992-05-06 | Nec Ic Microcomput Syst Ltd | Ｄ／ａ変換器 |
-
1982
- 1982-06-09 JP JP9762482A patent/JPS58215128A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621324A (ja) * | 1985-06-27 | 1987-01-07 | Toshiba Corp | Ｄ／ａコンバ−タのリニアリテイ評価方法 |
| JPS62124597A (ja) * | 1985-11-25 | 1987-06-05 | 松下電器産業株式会社 | 電子楽器 |
| JPS63104523A (ja) * | 1986-10-21 | 1988-05-10 | Nec Corp | デジタル／アナログ変換装置 |
| JPH04132314A (ja) * | 1990-09-21 | 1992-05-06 | Nec Ic Microcomput Syst Ltd | Ｄ／ａ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0264921B1 (en) | A digital to analog converter | |
| EP0259566B1 (en) | Networks used in A/D and D/A converters with correction for differential errors | |
| US4791406A (en) | Monolithic integrated digital-to-analog converter | |
| EP0141386B1 (en) | Digital-to-analog converting apparatus | |
| US4818996A (en) | Digital-to-analog converting circuit | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| US4490714A (en) | Digital-to-analog converter for bipolar signals | |
| EP0280321A3 (en) | Digital-to-analog converter circuit | |
| JPS58215128A (ja) | デイジタル・アナログ変換回路 | |
| US5017918A (en) | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter | |
| US4665380A (en) | Apparatus for converting between digital and analog values | |
| JPS58165441A (ja) | Ｐｃｍ信号符号器 | |
| CA1250051A (en) | Apparatus for converting data between digital and analog values | |
| KR19980034656A (ko) | 고속 저전력 디지탈 아날로그 컨버터 | |
| EP0079681A2 (en) | Bipolar digital to analog converter | |
| JPH0712150B2 (ja) | ディジタル・アナログ変換器 | |
| JPS58145227A (ja) | デイジタル・アナログ変換回路 | |
| JP2579555B2 (ja) | ディジタル／アナログ変換装置 | |
| JPS60105322A (ja) | デイジタル−アナログ変換器 | |
| JPH01133424A (ja) | Ｄａ変換回路 | |
| JPS61203719A (ja) | 信号処理回路 | |
| JPS5919490B2 (ja) | アナログ・デジタル変換装置 | |
| JPH01229524A (ja) | Ｄ／ａ変換装置 | |
| JPS6139729A (ja) | デジタル・アナログ変換装置 | |
| JPS6342887B2 (ja) |