JPS621324A - Ｄ／ａコンバ−タのリニアリテイ評価方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、Ｄ／Ａコンバータ（以下ＤＡＣと称する。）
のリニアリティを効率的かつ精度よく評価することが可
能なり／Ａコンバータのりニアリティ評価方法に関する
。

−〔発明の技術的背景とその問題点〕 従来のりニアリティ評価方法では、入力可能なデータを
すべてＤＡＣに入力すると時間がかかるし、短時間で評
価するために一定の間隔でデータを入力すると評価精度
が下がるという問題がちった。

〔発明の目的〕

本発明の目的は、必要なデータだけを得ることにより短
時間でかつ高精度な評価を行々うものである。

〔発明の概要〕

本発明は第１図に示される様なシステムによりＤ／Ａコ
ンバータのリニアリティを評価するものである。

〔発明の効果〕

本発明によれば、高速にかつ高精度にＤＡＣのりニアリ
ティを評価できる。

〔発明の実ｍ例〕

第１図は本発明の一笑ｍ例のシステムを構成しておシ、
これＩこよ、りＤＡＣのリニアリティを評価することが
できる。

第２図に示すように、ラダーネットワーク型のＤＡＣは
最上位桁（Ｍ２Ｒ）のビットが変化すると出力電圧が大
きく変動する性質があるため、この変動部にだけ注目し
てリニアリティを評価する。

例えば１６ビツトＤＡＣのリニアリティを評価する場合
第３１１ｔこ示すようなＭＳＢ側の上位８ビツトが変化
するデータをＤＡＣに順次入力する。この時の入力デー
タは３０点で１５点の電圧変動部を測定して評価するた
め、高速かつ高精度にＤＡＣのりニアリティを評価でき
る。

更に具体的に説明すると、１６ビツトＤＡＣのリニアリ
ティを評価する場合、゛第３図で示されるデータを第１
図のシステムのデータ入力装置のメモリに、記憶させる
。１６ビツトＤＡＣを接続し、順次記憶したデータを入
力する。ＤＡＣの出力′４圧を高精度なＡ／Ｄコンバー
タで変換し回帰直線演算回路のメモリに記憶させる。す
べてのデー゛り取力込みが終了したら回帰直線を計算し
て求め。

データ表示装置で回帰直線と取シ込んだデータとの差（
残差）を表示する。この表示の縦軸に残箋を横軸にＤＡ
Ｃの入力データを設定すればＤＡＣの非線形性誤差を表
示することができる。つまり、リニアリティの良いＤＡ
Ｃは縦軸の変動が少なく一表示される。

【図面の簡単な説明】

第１図はＤＡＣのりニアリティ評価システムを示すブロ
ック図、第２図はＤＡＣのＭＳＢが変化する付近のデー
タを表わした説明図、第３図は１６ビツトＤＡＣのりエ
アリティ評価用入力データを表わした説明図である。

Claims (2)

【特許請求の範囲】
1. （１）デジタルデータをアナログ電圧に変換するラダー
   ネットワーク抵抗で構成されるＤ／Ａコンバータにおい
   て、Ｄ／Ａコンバータにデータを入力する手段と、該Ｄ
   ／Ａコンバータの出力電圧値を高精度Ａ／Ｄコンバータ
   によってデジタルデータに変換する手段と、取り込まれ
   た該デジタルデータから最小二乗法を適用して回帰直線
   を得る手段と、各デジタル・データと該回帰直線との差
   を表示する手段から構成されるシステムで評価すること
   を特徴とするＤ／Ａコンバータのリニアリティ評価方法
   。
2. （２）リニアリティ評価において、最上位桁側の各ビッ
   トが変化する付近のデジタル・データをＤ／Ａコンバー
   タに入力し、得られたＤ／Ａコンバータの出力を使って
   評価することを特徴とする特許請求の範囲第１項に記載
   のＤ／Ａコンバータのリニアリティ評価方法。