JPS5820031A - デジタル・アナログ変換器の較正方法及び装置 - Google Patents
デジタル・アナログ変換器の較正方法及び装置Info
- Publication number
- JPS5820031A JPS5820031A JP57082525A JP8252582A JPS5820031A JP S5820031 A JPS5820031 A JP S5820031A JP 57082525 A JP57082525 A JP 57082525A JP 8252582 A JP8252582 A JP 8252582A JP S5820031 A JPS5820031 A JP S5820031A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- signal
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/19—Arrangements for performing computing operations, e.g. operational amplifiers for forming integrals of products, e.g. Fourier integrals, Laplace integrals, correlation integrals; for analysis or synthesis of functions using orthogonal functions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、デジタル電子変換−に於ける自動テスト方式
に関するも−のであって、更に詳細には、 ′デジタル
・アナログ変換器ｉテストする為の統計的な方法及びそ
れに関連した＠瞳に関するものである。
に関するも−のであって、更に詳細には、 ′デジタル
・アナログ変換器ｉテストする為の統計的な方法及びそ
れに関連した＠瞳に関するものである。
デジタル電子回路とアナログ装置との閣のインターフェ
ースを行なう為にデジタル信号領域とアナログ信号領域
との閣で変換が行なわれる。この変換の精度及び変換工
程に於ける利得及び再現性が関心事である。デジタル・
アナログ変換−をテストする１方法に於いては、アナロ
グ出力信号を得る為に該変換−の入力端にデジタル信号
を印加し、次いで前記アナログ出り信号をアナログ・デ
ジタル変換器の入力端に印加してデジタル信号な口復し
、次いでそのデジタル出力信号をデジタル入力信号の様
な基準信号と比較するか又は該出力信号を処理してその
統計的な特性を決定するものである。統計的に表現した
出力信号の特性により、 ′、。
ースを行なう為にデジタル信号領域とアナログ信号領域
との閣で変換が行なわれる。この変換の精度及び変換工
程に於ける利得及び再現性が関心事である。デジタル・
アナログ変換−をテストする１方法に於いては、アナロ
グ出力信号を得る為に該変換−の入力端にデジタル信号
を印加し、次いで前記アナログ出り信号をアナログ・デ
ジタル変換器の入力端に印加してデジタル信号な口復し
、次いでそのデジタル出力信号をデジタル入力信号の様
な基準信号と比較するか又は該出力信号を処理してその
統計的な特性を決定するものである。統計的に表現した
出力信号の特性により、 ′、。
てデジタル・アナログ変換器の精度を表わす。
デジタル変換−に関する従来のテスト技術は、通常、デ
ジタル・アナログ変換器の場合には、簡単な２進重み及
びフルスケールの振幅等の様な二、三の状態をテストす
るものに制限されていた。はとんど全てのテストは質的
に静的なものであって、変換器の完全゛な統計的評価を
与えることは不可能なものであった。
ジタル・アナログ変換器の場合には、簡単な２進重み及
びフルスケールの振幅等の様な二、三の状態をテストす
るものに制限されていた。はとんど全てのテストは質的
に静的なものであって、変換器の完全゛な統計的評価を
与えることは不可能なものであった。
限定的な目的に対するものではあるが、最延、動的なテ
スト技術が提案されている。その１例としては、Ｌ、Ｆ
、バラによって提案されている方法であって、１９１８
年のＩ ＥＥＥ自動テスト会園（Ａ ｕｔｏｔｅｓｔ
Ｃｏｎｒｅｒｅｎｃｅ ）に於いｒ発表された“自動
テスト方式に於けるＡ／Ｄ及びＤ／Ａ変換器の高速テス
ト及びトリミング（Ｆａｓｔ Ｔａ５ｔｌｎａ ａ
ｎｄ Ｔｒｌｉ＋ｍ１ｎａ ｏｆ Ａ／Ｄ ａ
ｎｄ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒｓ Ｉｎ
Ａｕｔｏａａｔｌｃ Ｔｅ５ｔＳ ＶＳｔ６１ｇ）”
という題名の文献に記載されている。
スト技術が提案されている。その１例としては、Ｌ、Ｆ
、バラによって提案されている方法であって、１９１８
年のＩ ＥＥＥ自動テスト会園（Ａ ｕｔｏｔｅｓｔ
Ｃｏｎｒｅｒｅｎｃｅ ）に於いｒ発表された“自動
テスト方式に於けるＡ／Ｄ及びＤ／Ａ変換器の高速テス
ト及びトリミング（Ｆａｓｔ Ｔａ５ｔｌｎａ ａ
ｎｄ Ｔｒｌｉ＋ｍ１ｎａ ｏｆ Ａ／Ｄ ａ
ｎｄ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒｓ Ｉｎ
Ａｕｔｏａａｔｌｃ Ｔｅ５ｔＳ ＶＳｔ６１ｇ）”
という題名の文献に記載されている。
このバラの方法に於いては、エラー信号をウオルシュ（
Ｗａｌｓｈ） ＠数で解析することを提案している。こ
のエラー信号は゛１準装胃と比較することによって得ら
れている。その他の公知の評価方法に於いても輪形伝達
特性を有するアナログ・デジタル変換器の様な１ｕｌｌ
的な基準装置を使用することを仮定しており、その様な
理想的な基準装置からの出力応答をテスト中の装置の出
力応答と共１に使用してエラー信号を発生し、そのエラ
ー信号から性能評価を行なうものである。従、りてバラ
によって提案されている技術に基づいて構成された装置
に於いては、基準装置の精度にようτ制限を受けるもの
である。
Ｗａｌｓｈ） ＠数で解析することを提案している。こ
のエラー信号は゛１準装胃と比較することによって得ら
れている。その他の公知の評価方法に於いても輪形伝達
特性を有するアナログ・デジタル変換器の様な１ｕｌｌ
的な基準装置を使用することを仮定しており、その様な
理想的な基準装置からの出力応答をテスト中の装置の出
力応答と共１に使用してエラー信号を発生し、そのエラ
ー信号から性能評価を行なうものである。従、りてバラ
によって提案されている技術に基づいて構成された装置
に於いては、基準装置の精度にようτ制限を受けるもの
である。
従来の変換−テスト方法に於ける畷念の１つは信号によ
って誘起されたバイアス乃至はエラーとテスト装置に固
有のバイアス乃至はエラーとの閣の区別を行なうことが
不可能であるということである。従うて、テスト中のデ
ジタル・アナログ変換器の出力を検知する為に使用され
るアナログ・デジタル変換−の様な測定装置の伝達特性
及び励起信号の線形化に対して多くの努力が払われて来
ている０本発明はこの様なテスト装置をＭＷｉ化する努
力とは思想の興なりた技術を提供するものである。
って誘起されたバイアス乃至はエラーとテスト装置に固
有のバイアス乃至はエラーとの閣の区別を行なうことが
不可能であるということである。従うて、テスト中のデ
ジタル・アナログ変換器の出力を検知する為に使用され
るアナログ・デジタル変換−の様な測定装置の伝達特性
及び励起信号の線形化に対して多くの努力が払われて来
ている０本発明はこの様なテスト装置をＭＷｉ化する努
力とは思想の興なりた技術を提供するものである。
本出願の関連出願である米国特許出願第２０４．９７９
号（１９８０年１１月７日出願）、″デジタル変換器テ
スト方法及び装置（Ｍ ｅｔｈｏｄ ａｎｄ Ａ
ｐＤａｒａｔＵｓ ｆｏｒ Ｄ １０口ａｌ Ｃ
ｏｎｖｅｒｔｅｒ Ｔｅ５ｔｉｎａ） ”、に於いて
は、デジタル・アナログ変換器とアナログ・デジタル変
換器の両方に対し全体的な性能特性を動的にテストする
方法と装置とが開示されている。その方法に於いては、
アナログ又はデジタル変換器を所定の振幅からなる１組
の相互に直交する２状畷１ＩＷ１の和として特性づける
ことの可能なアナログ又はデジタル信号パターンでもう
て動的に動作させるものであって、実買的に全ての許容
可能な変ＩＩ！器状態をランダムに動作させる為に前記
和が振幅範囲の許容可能な状！１に渡って寅質的に一様
な振幅分布を有するものである。次いで、テスト中の変
換器の応答を全歪、直線性及び最適利得等の様な多数の
基本的な性能パラメータに関して試験を行なう、１掲し
た特許出願に記載されている方法に於いては、性能特性
の比較的完全な統計的評価を得ることが可能なものであ
る。
号（１９８０年１１月７日出願）、″デジタル変換器テ
スト方法及び装置（Ｍ ｅｔｈｏｄ ａｎｄ Ａ
ｐＤａｒａｔＵｓ ｆｏｒ Ｄ １０口ａｌ Ｃ
ｏｎｖｅｒｔｅｒ Ｔｅ５ｔｉｎａ） ”、に於いて
は、デジタル・アナログ変換器とアナログ・デジタル変
換器の両方に対し全体的な性能特性を動的にテストする
方法と装置とが開示されている。その方法に於いては、
アナログ又はデジタル変換器を所定の振幅からなる１組
の相互に直交する２状畷１ＩＷ１の和として特性づける
ことの可能なアナログ又はデジタル信号パターンでもう
て動的に動作させるものであって、実買的に全ての許容
可能な変ＩＩ！器状態をランダムに動作させる為に前記
和が振幅範囲の許容可能な状！１に渡って寅質的に一様
な振幅分布を有するものである。次いで、テスト中の変
換器の応答を全歪、直線性及び最適利得等の様な多数の
基本的な性能パラメータに関して試験を行なう、１掲し
た特許出願に記載されている方法に於いては、性能特性
の比較的完全な統計的評価を得ることが可能なものであ
る。
本発明は以上の点に鑑み成されたものであう工、デジタ
ル・アナログ変換器を解析する新規な方法及び装置を提
゛供することを目的とする。
ル・アナログ変換器を解析する新規な方法及び装置を提
゛供することを目的とする。
本発明の１特徴に拠れば、デジタル會アナログ変換器を
較正する方法を提供するものであって、知られているデ
ジタル励起信号を発生する励起手段からの励起信号によ
ってテスト中のデジタル・アナログ変換器の入力端を励
起し、前記各励起信号は前記テスト中のデジタル・アナ
ログ変換器の単一デジタルピット入力端に印加され且つ
前記各励起信号は２進であると共に前記励起信号のその
他の全てのものに関して直交しており、前記励起信号の
和は一様な振幅確率の最大エントロピシーケンスを構成
しており、前記テスト中のデジタル・アナログ変換器は
アナログ出力信号を発生可能−なものであり１、前記テ
スト中のデジタル・アナログ変換器のアナログ出力信号
をアナログ・デジタル変換器のアナログ入力端に供給し
、前記アナログ・デジタル変換量−９伝達関数は１組の
２進直交関数の子め測定された重み値によって特性づけ
られており、前記アナログΦデジタル変換器はデジタル
出力信号を発生可−なものであり、前記テスト中の変換
器の各ピットに対し出力応答重み係数を得る為に前記デ
ジタル出力信号を時間領域（ドメイン）デジタル信号か
ら２進変換領域（ドメイン）デジタル信号へ変換させ、
前記テスト中のデジタル・アナログ変換器の伝達特性を
特定する各ピットのバイアスされていない重み値を得る
為にバイアス補正手段内に於いて各出力応答重み係数に
前記予め測定した重み値の各対応するものの逆゛数を乗
算することによって前記アナログ・デジタル変換器に７
よって誘起されたバイアスエラーに対し前記各出力応答
重み係数を補正するものである。
較正する方法を提供するものであって、知られているデ
ジタル励起信号を発生する励起手段からの励起信号によ
ってテスト中のデジタル・アナログ変換器の入力端を励
起し、前記各励起信号は前記テスト中のデジタル・アナ
ログ変換器の単一デジタルピット入力端に印加され且つ
前記各励起信号は２進であると共に前記励起信号のその
他の全てのものに関して直交しており、前記励起信号の
和は一様な振幅確率の最大エントロピシーケンスを構成
しており、前記テスト中のデジタル・アナログ変換器は
アナログ出力信号を発生可能−なものであり１、前記テ
スト中のデジタル・アナログ変換器のアナログ出力信号
をアナログ・デジタル変換器のアナログ入力端に供給し
、前記アナログ・デジタル変換量−９伝達関数は１組の
２進直交関数の子め測定された重み値によって特性づけ
られており、前記アナログΦデジタル変換器はデジタル
出力信号を発生可−なものであり、前記テスト中の変換
器の各ピットに対し出力応答重み係数を得る為に前記デ
ジタル出力信号を時間領域（ドメイン）デジタル信号か
ら２進変換領域（ドメイン）デジタル信号へ変換させ、
前記テスト中のデジタル・アナログ変換器の伝達特性を
特定する各ピットのバイアスされていない重み値を得る
為にバイアス補正手段内に於いて各出力応答重み係数に
前記予め測定した重み値の各対応するものの逆゛数を乗
算することによって前記アナログ・デジタル変換器に７
よって誘起されたバイアスエラーに対し前記各出力応答
重み係数を補正するものである。
本発明の別の特徴に於いては、デジタル・アナログ変換
器を較正する装置を提供するものであって、選択したデ
ジタル励起信号出力端に於いて知られているデジタル励
起信号を発生すべく動作可能な励起手段からテスト中の
デジタル・アナログ変換器の入力端を励起する手段を有
し、前記各励起信号出力端は前記テスト中のデジタル・
アナログ変換器の単一デジタルビット入力端に接続すべ
く構成されており、前記各励起信号は２道であると共に
前記励起信号のその他全てのものに関して直交しており
、前記励起信号の和は一様振幅確率の最大エントロピシ
ーケンスを構成してお・す、前記テスト中のデジタル・
アナログ変換器はアナログ出力信号端子に於いてアナロ
グ出り信号を発生し、前記アナログ出力信号端子に接続
可能に構成されたアナログ・デジタル変換器を有してお
り、前記アナログ・デジタル変換器の伝達関数は１組の
２進直交関数の子め測定した重み値によって特性づけら
れており、前記アナログ・デジタル変換器は前記アナ・
ログ出力信号に応答してデジタル出力信号を発生する為
に動作可能であり１、前記テスト中の変換器の各ピット
に対し出力応答重み係数を得る為に前記７デジタル出力
信号を時間領域（ドメイン）デジタル信号から２進変換
領域（ドメイン）、デジタル信号へ変換ざ甘る手段を有
し、前記テスト中のデジタル・アナログ変換器の伝達特
性を特定する各ピットのバイアスされていない重み値を
得る為に各出力応答重み係数を前記予め測定された重み
値の各対応するものの逆数を乗算することによって前記
アナログ・デジタル変換器によって誘起されたバイアス
エラーに関し前記各出力応答重み係数を補正する手段を
有するものである。
器を較正する装置を提供するものであって、選択したデ
ジタル励起信号出力端に於いて知られているデジタル励
起信号を発生すべく動作可能な励起手段からテスト中の
デジタル・アナログ変換器の入力端を励起する手段を有
し、前記各励起信号出力端は前記テスト中のデジタル・
アナログ変換器の単一デジタルビット入力端に接続すべ
く構成されており、前記各励起信号は２道であると共に
前記励起信号のその他全てのものに関して直交しており
、前記励起信号の和は一様振幅確率の最大エントロピシ
ーケンスを構成してお・す、前記テスト中のデジタル・
アナログ変換器はアナログ出力信号端子に於いてアナロ
グ出り信号を発生し、前記アナログ出力信号端子に接続
可能に構成されたアナログ・デジタル変換器を有してお
り、前記アナログ・デジタル変換器の伝達関数は１組の
２進直交関数の子め測定した重み値によって特性づけら
れており、前記アナログ・デジタル変換器は前記アナ・
ログ出力信号に応答してデジタル出力信号を発生する為
に動作可能であり１、前記テスト中の変換器の各ピット
に対し出力応答重み係数を得る為に前記７デジタル出力
信号を時間領域（ドメイン）デジタル信号から２進変換
領域（ドメイン）、デジタル信号へ変換ざ甘る手段を有
し、前記テスト中のデジタル・アナログ変換器の伝達特
性を特定する各ピットのバイアスされていない重み値を
得る為に各出力応答重み係数を前記予め測定された重み
値の各対応するものの逆数を乗算することによって前記
アナログ・デジタル変換器によって誘起されたバイアス
エラーに関し前記各出力応答重み係数を補正する手段を
有するものである。
以下、添付の図面を参考に、本発明の具体的実施や態様
に付いて詳細に説明する。第１図は、テスト中の装■（
ＣＵＴ）１４としてデジタル・アナログ変換器（ＤＡＣ
）をテストする場合に本発明に基づいて動作可能なテス
ト装置１０を示した ゛ブロック線図である。テスト装
置１０は、２個の基本要素、即ち特定の出力信号を有す
るデ、ジタル発生器１２と特性付けちれたアナログ・デ
ジタル変・換ＩＳ （ＡＤＣ）１６とを有している。こ
こに於いて、′特性付けられた”ということは、アナロ
グ・デジタル変換器１６〃ウオルシユ閤数の様な１組の
直交する２状態関数によって各ピットに対し知られてい
る伝達特性を有していることを意―している。これら関
数の係数は実数で・あり、これら係数は後に係数プロセ
サ１８に於いて使用され。
に付いて詳細に説明する。第１図は、テスト中の装■（
ＣＵＴ）１４としてデジタル・アナログ変換器（ＤＡＣ
）をテストする場合に本発明に基づいて動作可能なテス
ト装置１０を示した ゛ブロック線図である。テスト装
置１０は、２個の基本要素、即ち特定の出力信号を有す
るデ、ジタル発生器１２と特性付けちれたアナログ・デ
ジタル変・換ＩＳ （ＡＤＣ）１６とを有している。こ
こに於いて、′特性付けられた”ということは、アナロ
グ・デジタル変換器１６〃ウオルシユ閤数の様な１組の
直交する２状態関数によって各ピットに対し知られてい
る伝達特性を有していることを意―している。これら関
数の係数は実数で・あり、これら係数は後に係数プロセ
サ１８に於いて使用され。
てテスト中の装置（ＯＵＴ）１．４を以下に述べる如き
方法によって解析する。クロック２０はテスト１１１１
１０に於いて全体的な同期を与えるものである。
方法によって解析する。クロック２０はテスト１１１１
１０に於いて全体的な同期を与えるものである。
デジタル発生！１１２＆ｔ、最大エントロピシーケンス
に於いて１組の２状態直交関数を表わすデジタル出力信
号を発生すべく動作可能なものでなければならない。２
状畷直交関数の例としては、０゜ｉ、ｏ、１．ｏ、１．
ｏ、１： ０．０，２．２゜０．０．２．２； Ｏ
，Ｏ，Ｏ，０，４，４，４゜４のシーケンスを有する１
組の３１１のウオルシュ関数からなるもの、またウオル
シュ関数最大エントロピシーケンスの順序を変えること
によって臀られる１、Ｏ，０，１，１，０，１，Ｏ：
２゜０．２．Ｏ，０，２，２，Ｏ； ０，４，０．
０゜４．４．４−、Ｏのシーケンスを有する１組の直交
関数がある。これら３個°のシーケンスからなる各組の
和は、０と７との間に一様に分布されている整数関数で
ある。特に、最大エントロピシーケンスは、繰返しラン
プを構成するディスクリートなデジタル化した信号でも
よく、また上述した如きサンプリング周期に渡って一様
な振幅分布を有するその他の任意の信号であうでも良い
。デジタル発生１１２からの出力はデジタルバス２２に
供給される。デジタルバス２２に於ける各信号線は、異
なった大きさのオーダーを有するピット信号線である。
に於いて１組の２状態直交関数を表わすデジタル出力信
号を発生すべく動作可能なものでなければならない。２
状畷直交関数の例としては、０゜ｉ、ｏ、１．ｏ、１．
ｏ、１： ０．０，２．２゜０．０．２．２； Ｏ
，Ｏ，Ｏ，０，４，４，４゜４のシーケンスを有する１
組の３１１のウオルシュ関数からなるもの、またウオル
シュ関数最大エントロピシーケンスの順序を変えること
によって臀られる１、Ｏ，０，１，１，０，１，Ｏ：
２゜０．２．Ｏ，０，２，２，Ｏ； ０，４，０．
０゜４．４．４−、Ｏのシーケンスを有する１組の直交
関数がある。これら３個°のシーケンスからなる各組の
和は、０と７との間に一様に分布されている整数関数で
ある。特に、最大エントロピシーケンスは、繰返しラン
プを構成するディスクリートなデジタル化した信号でも
よく、また上述した如きサンプリング周期に渡って一様
な振幅分布を有するその他の任意の信号であうでも良い
。デジタル発生１１２からの出力はデジタルバス２２に
供給される。デジタルバス２２に於ける各信号線は、異
なった大きさのオーダーを有するピット信号線である。
デジタルバス２２の各ピッ←は輿なりた２道直交関数に
よって励起される。ピットの割り当てに応じて各ピット
は別個に且つ独立的に重みが付けられているので、デジ
タル発生器１２の全 。
よって励起される。ピットの割り当てに応じて各ピット
は別個に且つ独立的に重みが付けられているので、デジ
タル発生器１２の全 。
出力は１組の２道直交関数である。好適な２進直交関数
の組はウオルシュ関数であるが、基本的に同等の特性を
有するその他の２進直交閤敗を本発明に使用することも
可能である。説明の便宜上、本発明の特定の実施例に於
いてはウオルシュ関数の場合に付いて説明する。
の組はウオルシュ関数であるが、基本的に同等の特性を
有するその他の２進直交閤敗を本発明に使用することも
可能である。説明の便宜上、本発明の特定の実施例に於
いてはウオルシュ関数の場合に付いて説明する。
デジタルバス２２からの出力はテスト中の装置（ＤＬＩ
Ｔ）１４としてのデジタル−アナログ変換器（ＤＡＣ）
の入力端に印加される。テスト中の装置１４の各入力ピ
ットは単一の直交関数によって励起される。デジタル発
生器１２は純粋なデジタル信号を供給するので、入力端
に於ける２進重みは理想的な入力信号を形成し、その入
力信号から解析することが可能なアナログ出力が得られ
る。
Ｔ）１４としてのデジタル−アナログ変換器（ＤＡＣ）
の入力端に印加される。テスト中の装置１４の各入力ピ
ットは単一の直交関数によって励起される。デジタル発
生器１２は純粋なデジタル信号を供給するので、入力端
に於ける２進重みは理想的な入力信号を形成し、その入
力信号から解析することが可能なアナログ出力が得られ
る。
テスト中の装置１４のダイナミックな伝達関数を決定す
る為にはこのアナログ出力信号を解析せねばならない。
る為にはこのアナログ出力信号を解析せねばならない。
テスト中の装置１４の入力ピットの各々に印加されるピ
ットパターンがウオルシュ関数である場合には、アナロ
グ出力信号も１組のウオルシュ関数で表わすことが可能
である。この様なピットパターンの各々が異なった入力
ピットに印加されるので、テスト中の装置ｆ１４の出力
を表わすウオルシュ関数の各係数８１ に対し陰相対２
道重み２１が存在する。尚、−はデジタルバス２２によ
って入力ウオルシュ関数が供給されるピットのオーダー
（次数）に対応する。
ットパターンがウオルシュ関数である場合には、アナロ
グ出力信号も１組のウオルシュ関数で表わすことが可能
である。この様なピットパターンの各々が異なった入力
ピットに印加されるので、テスト中の装置ｆ１４の出力
を表わすウオルシュ関数の各係数８１ に対し陰相対２
道重み２１が存在する。尚、−はデジタルバス２２によ
って入力ウオルシュ関数が供給されるピットのオーダー
（次数）に対応する。
本発明の目的とするところは、テスト中の装置１４の出
力伝達関数を特性付ける出力ウオルシュ関数の１組の係
数ａｍを得ることであって、尚ａｒｎ・はテスト中の装
置１４の一番目のピットの重みである。
。
力伝達関数を特性付ける出力ウオルシュ関数の１組の係
数ａｍを得ることであって、尚ａｒｎ・はテスト中の装
置１４の一番目のピットの重みである。
。
本発明に拠れば、最初にアナログ・デジタル変換器１６
の伝達特性を決定し、次いでアナログ・デジタル変換１
１６の各ピット出力端に於けるデジタル出力を測定する
ことによってテスト中の装置１４の伝達特性が得られる
。この為に、係数プロセサ１８は、出力端をバイアス補
正１１２６に接続したウオルシュ変換プロセサ２４と、
補正器２６に接続された出力利用装置２８を有している
（第２図参照）。
の伝達特性を決定し、次いでアナログ・デジタル変換１
１６の各ピット出力端に於けるデジタル出力を測定する
ことによってテスト中の装置１４の伝達特性が得られる
。この為に、係数プロセサ１８は、出力端をバイアス補
正１１２６に接続したウオルシュ変換プロセサ２４と、
補正器２６に接続された出力利用装置２８を有している
（第２図参照）。
テスト中の装［１４からアナログ・デジタル変換器１６
への信号は関数Ｘ（ｔ）である。入力アナログ関数ｘ
（ｔ）によってアナログ会デジタル変換１１６から得ら
れる信号は出力デジタル関数ｙ（ｔ）であって、ｙ ４
ｔ” ） ” 、、、−，４（’ｘ” （ｔ ） ）で
ある。
への信号は関数Ｘ（ｔ）である。入力アナログ関数ｘ
（ｔ）によってアナログ会デジタル変換１１６から得ら
れる信号は出力デジタル関数ｙ（ｔ）であって、ｙ ４
ｔ” ） ” 、、、−，４（’ｘ” （ｔ ） ）で
ある。
重要なことは、アナログ・デジタル変換器１６の伝達特
性は、如何なる励起シーケンスからも独立した識別可能
な非線形性に依存する係数を有するウオルシュ関数、４
ｉ：よって表わすことが可能であるということである。
性は、如何なる励起シーケンスからも独立した識別可能
な非線形性に依存する係数を有するウオルシュ関数、４
ｉ：よって表わすことが可能であるということである。
これは、デジタル発生！１１２が最大エントロピ励起器
である為に得られる結果である。励起ピットパターンが
最大ニトロビジーケンスを構成する限り、デジタル発生
１１１２によって導入されるバイアスファクタは特定の
励起パターンとして使用される１組の直交関数の選択に
関し不変なものである。
である為に得られる結果である。励起ピットパターンが
最大ニトロビジーケンスを構成する限り、デジタル発生
１１１２によって導入されるバイアスファクタは特定の
励起パターンとして使用される１組の直交関数の選択に
関し不変なものである。
更に本発明の重要な点として、必ずしも一見明らかなこ
とではないが、バイアスファクタの数がピット数、即ち
テスト中の装置１４への入力線の数に対応しており、テ
スト中の装置１４の許容可能な状態の数に対応するもの
ではないということである。特性付けられたバイアスフ
ァクタは、アナログ・デジタル変換器１６の出力が印加
されるバイアス補正器２６に於いて補償される。
とではないが、バイアスファクタの数がピット数、即ち
テスト中の装置１４への入力線の数に対応しており、テ
スト中の装置１４の許容可能な状態の数に対応するもの
ではないということである。特性付けられたバイアスフ
ァクタは、アナログ・デジタル変換器１６の出力が印加
されるバイアス補正器２６に於いて補償される。
バイアス補正１１２６の出力は、テスト中の装置′１４
の信号を特性付ける１組のウオルシュ係数ａｍである。
の信号を特性付ける１組のウオルシュ係数ａｍである。
尚、出力ウオルシュ係数の信号処理及びウオルシュ関数
の特性及び直交性に関しては、別の文献に記載されてお
り、例えば、本発明書の寄稿による“ウオルシュ関数の
変換器テストへの応用（Ａ ＥＩＤｌｌＯａｔｌＯｎ
Ｏｆ Ｗａｌｓｈ Ｆ ｔｌｎｏｔｌｏｎ！ｉ ｔＯｃ
ｏｎｖｅｒｔｅｒ Ｔｅ＄ｔｌｎＯ）”という題名の
１９８０年自動テスト会園に於けるプロシーディングズ
（ＩＥ Ｅ Ｅ ｓ ｏ −： ＣＨ１６０８−９）に
記載し１９８０年１１月１１日に発表された文献に記載
されている。信号処理されたウオルシュ係数の出力はデ
ィスプレイ装置の様な出力利用装置２８に供給される。
の特性及び直交性に関しては、別の文献に記載されてお
り、例えば、本発明書の寄稿による“ウオルシュ関数の
変換器テストへの応用（Ａ ＥＩＤｌｌＯａｔｌＯｎ
Ｏｆ Ｗａｌｓｈ Ｆ ｔｌｎｏｔｌｏｎ！ｉ ｔＯｃ
ｏｎｖｅｒｔｅｒ Ｔｅ＄ｔｌｎＯ）”という題名の
１９８０年自動テスト会園に於けるプロシーディングズ
（ＩＥ Ｅ Ｅ ｓ ｏ −： ＣＨ１６０８−９）に
記載し１９８０年１１月１１日に発表された文献に記載
されている。信号処理されたウオルシュ係数の出力はデ
ィスプレイ装置の様な出力利用装置２８に供給される。
バイアスファクタが特定の最大エントロピ励起信号とは
独立的に決定可能であるということは必 ゛ずしも一見
明白ではないので、以下にその理論解析及び説明を行な
う。以下の説明に於いては、励起信号が最大エントロピ
シーケンスでありテスト中の装′Ｎ１４の非線形性が中
程度である限り、ダイナミック（動的）テストに於いて
も非線形であり非理想的なアナログΦデジタル変換器に
よって導入されるバイアスが実質的にテスト装置と独立
的なものであるということを示すものである。
独立的に決定可能であるということは必 ゛ずしも一見
明白ではないので、以下にその理論解析及び説明を行な
う。以下の説明に於いては、励起信号が最大エントロピ
シーケンスでありテスト中の装′Ｎ１４の非線形性が中
程度である限り、ダイナミック（動的）テストに於いて
も非線形であり非理想的なアナログΦデジタル変換器に
よって導入されるバイアスが実質的にテスト装置と独立
的なものであるということを示すものである。
不知の輪形伝達関数を介してアナログ・デジタル変換器
１６に印加される最大エントロピシーケンス信号を解析
する場合に、入力をｘ（ｔ）とした場合に、出力Ｖ
（ｔ）は次式の如く表わされる。
１６に印加される最大エントロピシーケンス信号を解析
する場合に、入力をｘ（ｔ）とした場合に、出力Ｖ
（ｔ）は次式の如く表わされる。
ｙ（ｔ）−ＮＸ（ｔ））
（１）
尚、Ｘ（ｔ）は入力最大エントロピシーケンスである。
。
関数ｙ＜ｔ＞が重みをつけられたウオルシュ関数の歪及
びシーケンスの和として定義されるものと仮定すると、 尚、Ｖ（ｔ）： ウオルシュ関数 ｑ 、： ウオルシュ関数の次数 −： ピット指数 Ｍ ： 一番目のピットに関連した変換器のピット
数 ａ、： 伝達関数ｆ（ｘ）を通過後の鵬番目のピット
の重み ε（ｔ）： 残留歪を表わす項 従って、係数ａｍは、関数ｙ （ｔ＞と一番目のピット
に対応する１次ウオルシュ関数との積の時開に関する積
分で表ね、される。即ち、時間平均と統計的平均との等
優性を示したエルゴード理論に拠れば、係数ａｍは、関
数ｆ（ｘ）と一番目のピットに対する１次ウオルシュ関
数との積の推定値であることを示すことが可能である。
びシーケンスの和として定義されるものと仮定すると、 尚、Ｖ（ｔ）： ウオルシュ関数 ｑ 、： ウオルシュ関数の次数 −： ピット指数 Ｍ ： 一番目のピットに関連した変換器のピット
数 ａ、： 伝達関数ｆ（ｘ）を通過後の鵬番目のピット
の重み ε（ｔ）： 残留歪を表わす項 従って、係数ａｍは、関数ｙ （ｔ＞と一番目のピット
に対応する１次ウオルシュ関数との積の時開に関する積
分で表ね、される。即ち、時間平均と統計的平均との等
優性を示したエルゴード理論に拠れば、係数ａｍは、関
数ｆ（ｘ）と一番目のピットに対する１次ウオルシュ関
数との積の推定値であることを示すことが可能である。
この推定値は、ψＪ（Ｘ）と、ｆ（ｘ）と、ｘ及びｖＪ
ｌｍ（ｆ）の結合振幅密度関数との積の× −及び
ψに関する二重積分と等しく次式で表わされ 負る
・ え＝
／／ｆ （ｘ）ｖ （Ｘ）Ｐ（Ｘ、Ｗ
）ｄｖ ｄｘＪ、ｍ Ｊ、ｍ Ｊ （４） 尚、Ｅ（・）： 積の推定値 ｐ（・）： 結合振幅確率密度関数 ウこ
の結合振幅確率密度関数は、真の与えられた な値
に対し２状態ウオルシユ関数ｖｌ 、 ｍ （Ｘ ）が
オン又はオフしている確率を表わす２次元分布関数であ
る。本発明によれば、変数× （ｔ）は振幅に於いては
実質的に一様に分布しているので、励起シーケンスの順
番を１！換することは、与えられた励起値に対し与えら
れたピットがオン又はオフしているかという確率を変化
させるものではない。
ｌｍ（ｆ）の結合振幅密度関数との積の× −及び
ψに関する二重積分と等しく次式で表わされ 負る
・ え＝
／／ｆ （ｘ）ｖ （Ｘ）Ｐ（Ｘ、Ｗ
）ｄｖ ｄｘＪ、ｍ Ｊ、ｍ Ｊ （４） 尚、Ｅ（・）： 積の推定値 ｐ（・）： 結合振幅確率密度関数 ウこ
の結合振幅確率密度関数は、真の与えられた な値
に対し２状態ウオルシユ関数ｖｌ 、 ｍ （Ｘ ）が
オン又はオフしている確率を表わす２次元分布関数であ
る。本発明によれば、変数× （ｔ）は振幅に於いては
実質的に一様に分布しているので、励起シーケンスの順
番を１！換することは、与えられた励起値に対し与えら
れたピットがオン又はオフしているかという確率を変化
させるものではない。
従うて、密度関数Ｅｌ（Ｘ、ＩＦｊ、ｍ）は２進オダー
、即ち２の一番目のオーダーのウオルシュ数がオン又は
オフである場合に発生するＸの与られた値の結合密度に
等しく、即ち一様に分布たＸに対し゛では、 ｐ（ｘ、ｖ、−神ｐ（ｘ、マ、Ｉｎ ）（５） 従って、上式（４）から、係数鶏は、２ｍ次オルシュ関
数及び関数ｆ（ｘ）の積の推定値とり、 ””／／ ’ （” ） ’ 、ＩＩＩ （” ） Ｉ
’ （Ｋｍ Ｗ 、ｍ） ｄ ｖ ｄ ｘ＝／ｆ （Ｘ
） （／Ｗ、ｍ （Ｘ）Ｐ （Ｘｓ ｖ、、）ｄｖ）ｄ
ｘ（６ａ） 励起シーケンスの各ピットの動きを調べることによって
、密度関数ｐ（ｘ、ψｘｍ）を！りことが可能であり、
次いでその密度関数をＸの全ての可能な値に対して積分
することが可能であ・る。
、即ち２の一番目のオーダーのウオルシュ数がオン又は
オフである場合に発生するＸの与られた値の結合密度に
等しく、即ち一様に分布たＸに対し゛では、 ｐ（ｘ、ｖ、−神ｐ（ｘ、マ、Ｉｎ ）（５） 従って、上式（４）から、係数鶏は、２ｍ次オルシュ関
数及び関数ｆ（ｘ）の積の推定値とり、 ””／／ ’ （” ） ’ 、ＩＩＩ （” ） Ｉ
’ （Ｋｍ Ｗ 、ｍ） ｄ ｖ ｄ ｘ＝／ｆ （Ｘ
） （／Ｗ、ｍ （Ｘ）Ｐ （Ｘｓ ｖ、、）ｄｖ）ｄ
ｘ（６ａ） 励起シーケンスの各ピットの動きを調べることによって
、密度関数ｐ（ｘ、ψｘｍ）を！りことが可能であり、
次いでその密度関数をＸの全ての可能な値に対して積分
することが可能であ・る。
表工は、４ピット範ｌ、即ち４儂のウオルシュ関数の和
に対するランプｘ−−１から＋１への密度関数ｐ（ｘ、
ｔＦ）を示して゛いる。
に対するランプｘ−−１から＋１への密度関数ｐ（ｘ、
ｔＦ）を示して゛いる。
ｌ
’４’２０ ’Ｆ２１Ｘ
−１＋１ −１ ＋１＋１５／１
６ ０ １／１６ ０ １／１６＋１
３／１６ ０ １／１６ ０ １／
１６＋１１／１６ ０ １／１６ ０
１／１６＋９／１６ ０ １／１６
０ １／１６＋７／１６ ０
１／１６ １／１６ ０＋５／１６
０ １／１６ １／１６ ０
＋３／１６ ０ １／１６ １／
１６ ０＋１／１６ ０ １／１
６ １／１６ ０−１／１６ １
／１６ ０ ０ １／１６−３／１
６ １／１６ ０ ０ １
／１６−５／１６ １／１６ ０
０ １／１６−７／１６ １／１６
０ ０ １／１６−９／１６
１／１６ ０ １／１６ ０−
１１／１６ １／１６ ０ １／１
６ ０−１３／１６ １／１６． ０
１／１６ ０−１５／１６ １／１
６ ０ １／１６ ０’４’ｚ ２
’４’２３−１ ＋１
−１ ＋１０ １／１６
０ １／１６０ １／１６ １／
１６ ０１／１６ ０ ０ １
／１６１／１６ ０ １／１６ ００
１／１６ ０ １／１６０ １／１６
１／１６ ０１／１６ ０
０ １／１６１／１６ ０ １／
１６ ００ １／１６ ０
１／１６０ １／１６ １／１６
０１／１６ ０ ０ １／１６１／
１６ ０ １／１６ ００
１／１６ ０ １／１６０ １／１
６ １／１６ ０１／１６ ０
０ １／１６１／１６ ０ １
／１６ ０表■に示した如く、式〈６ａ）に於い
てψ次元に関し軍の積分を行なった場合には、式（６ａ
）は次式の如く簡単化される。
−１＋１ −１ ＋１＋１５／１
６ ０ １／１６ ０ １／１６＋１
３／１６ ０ １／１６ ０ １／
１６＋１１／１６ ０ １／１６ ０
１／１６＋９／１６ ０ １／１６
０ １／１６＋７／１６ ０
１／１６ １／１６ ０＋５／１６
０ １／１６ １／１６ ０
＋３／１６ ０ １／１６ １／
１６ ０＋１／１６ ０ １／１
６ １／１６ ０−１／１６ １
／１６ ０ ０ １／１６−３／１
６ １／１６ ０ ０ １
／１６−５／１６ １／１６ ０
０ １／１６−７／１６ １／１６
０ ０ １／１６−９／１６
１／１６ ０ １／１６ ０−
１１／１６ １／１６ ０ １／１
６ ０−１３／１６ １／１６． ０
１／１６ ０−１５／１６ １／１
６ ０ １／１６ ０’４’ｚ ２
’４’２３−１ ＋１
−１ ＋１０ １／１６
０ １／１６０ １／１６ １／
１６ ０１／１６ ０ ０ １
／１６１／１６ ０ １／１６ ００
１／１６ ０ １／１６０ １／１６
１／１６ ０１／１６ ０
０ １／１６１／１６ ０ １／
１６ ００ １／１６ ０
１／１６０ １／１６ １／１６
０１／１６ ０ ０ １／１６１／
１６ ０ １／１６ ００
１／１６ ０ １／１６０ １／１
６ １／１６ ０１／１６ ０
０ １／１６１／１６ ０ １
／１６ ０表■に示した如く、式〈６ａ）に於い
てψ次元に関し軍の積分を行なった場合には、式（６ａ
）は次式の如く簡単化される。
特性付けられたアナログ・デジタル変換器１６の伝達関
数ｆ（ｘ）は、係数αｎによって重みをつけられたウオ
ルシュ関数の和として表わすことが可能であり、即ち 上式（７）及び前記密度関数の解を式（６ｂ）に代入し
、Ｘの全ての値に対し積分することによって、係数ａｍ
を×の大きざで正規化したＸで表わされる２つのウオル
シュ関数の積の積分し重みをつけられたものの和として
決定することが可能。
数ｆ（ｘ）は、係数αｎによって重みをつけられたウオ
ルシュ関数の和として表わすことが可能であり、即ち 上式（７）及び前記密度関数の解を式（６ｂ）に代入し
、Ｘの全ての値に対し積分することによって、係数ａｍ
を×の大きざで正規化したＸで表わされる２つのウオル
シュ関数の積の積分し重みをつけられたものの和として
決定することが可能。
であり、即ち
ウオルシュ関数は直交性であるから、その次数が等しい
場合にはその積は１であり、そうでない場合に°はその
積は０である。即ち、ｎ−２１に対し、’ｖｎ（ｘ）ｖ
２ｍ（ｘ） ｄｘｗｍ １（９） ｎが〆２１ に対しては、 ｆｖｎ（ｘ） Ｗ、ｍ（ｘ） ｄｘｓｃ＝Ｑ
（１ｏ）式（８）から分るように、推定霞み盲□
は、伝達特性ｆ（ｘ）を表わす２ｍ次ウオルシュ関数の
重み係数αと等しく、即ち 式（１１）は、アナログ・デジタル変換器１６に於ける
非線形性がａｍ の推定値に於ける時間と無関係なバ
イアスとして現われることを示している。特に、知られ
ているか又は知られていないファクタの全てが係数プロ
セサ１８の入力端に於ける知られた入力と測定された出
力及び関連した重み係数α２ の逆数のスケールした積
、即ち（１２） との間に導入されるので、アナログ・デジタル変換器１
６の１番目のピットの重みのバイアスされていない推定
値はその重みのバイアスされた推定値である。
場合にはその積は１であり、そうでない場合に°はその
積は０である。即ち、ｎ−２１に対し、’ｖｎ（ｘ）ｖ
２ｍ（ｘ） ｄｘｗｍ １（９） ｎが〆２１ に対しては、 ｆｖｎ（ｘ） Ｗ、ｍ（ｘ） ｄｘｓｃ＝Ｑ
（１ｏ）式（８）から分るように、推定霞み盲□
は、伝達特性ｆ（ｘ）を表わす２ｍ次ウオルシュ関数の
重み係数αと等しく、即ち 式（１１）は、アナログ・デジタル変換器１６に於ける
非線形性がａｍ の推定値に於ける時間と無関係なバ
イアスとして現われることを示している。特に、知られ
ているか又は知られていないファクタの全てが係数プロ
セサ１８の入力端に於ける知られた入力と測定された出
力及び関連した重み係数α２ の逆数のスケールした積
、即ち（１２） との間に導入されるので、アナログ・デジタル変換器１
６の１番目のピットの重みのバイアスされていない推定
値はその重みのバイアスされた推定値である。
本発明に拠れば、アナログ・デジタル変換１１６のバイ
アス補正項２°α２ｍ はアナログ・デジタル変換器
バイアス補正１１２６内にストアされている知られた値
である（第２図参照）。ウオルシュ変換１１２４の出力
信号は出力信号ｙ＜ｔ＞のウオルシュ変換の係数霜であ
って、それは式（１２）に示された関係に基づいてバイ
アス補正項に２ｍα２ によって補正され、バイアスさ
れていない係数ａｍ を発生する。例えば、α２ が
ａｍに等しい場合には、係数ａｍ のピット重みは単
に２ である。バイアスされていない係数ａｍ はテス
ト中の装置１４の伝達特性を特定する。更に詳Ｓには、
バイアスされていない重み係数ａｍ はテスト中の装置
１４のＸ（ｔ）関数内に次式の如く現われる。
アス補正項２°α２ｍ はアナログ・デジタル変換器
バイアス補正１１２６内にストアされている知られた値
である（第２図参照）。ウオルシュ変換１１２４の出力
信号は出力信号ｙ＜ｔ＞のウオルシュ変換の係数霜であ
って、それは式（１２）に示された関係に基づいてバイ
アス補正項に２ｍα２ によって補正され、バイアスさ
れていない係数ａｍ を発生する。例えば、α２ が
ａｍに等しい場合には、係数ａｍ のピット重みは単
に２ である。バイアスされていない係数ａｍ はテス
ト中の装置１４の伝達特性を特定する。更に詳Ｓには、
バイアスされていない重み係数ａｍ はテスト中の装置
１４のＸ（ｔ）関数内に次式の如く現われる。
’ＪＩＩ、ｍ （ｔ ）は絶対的に知られている（何故
ならば、それはデジタル発生器１４のデジタル励起関数
である）ので、Ｘ（ｔ）は知られており、従ってテスト
中の装置１４は較正される。
ならば、それはデジタル発生器１４のデジタル励起関数
である）ので、Ｘ（ｔ）は知られており、従ってテスト
中の装置１４は較正される。
本発明に於いては種々の形態のデジタル励起信号を使用
することが可能である。特に適した信号としては、繰返
すことの可能な線形振幅ランプを表わす１組の個々の２
道信号である。
することが可能である。特に適した信号としては、繰返
すことの可能な線形振幅ランプを表わす１組の個々の２
道信号である。
以上、本発明の具体的構成に付いて詳細に説明したが、
本発明はこれら具体例に限定されるべきものではなく、
本発明の技術的範囲を逸脱することなしに種々の変形が
可能であることは勿論である。
本発明はこれら具体例に限定されるべきものではなく、
本発明の技術的範囲を逸脱することなしに種々の変形が
可能であることは勿論である。
第１図は本発明に基づいて動作可能な装置を示したブロ
ック線図、第２ＷＪは本発明に基づいて操作可能な装置
のより詳細な構成を示した部分ブロック線図、である。 （符号の説明） １０： テスト装置 １２： デジタル発生器 １４： テスト中の装置（ＣＵＴ） １６： アナログ・デジタル変換１ （ＡＤＣ）１８：
係数プロセサ ２０： クロック ２４： ウオルシュ変換器 ２６： バイアス補正器 ２８： 出力利用装置 特許出願人 フェアチアイルド カメラアンド イ
ンストルメント コーポレーション 。 手続補正書（刀剣 昭和５７年 ９月 ９日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５７年 特 許 顧 第 ８
２５２５ 号３、補正をする者 事件との関係 特許出願人 ４、代理人 ５、補正命令の日付 昭和５７年８月１３日（５７年
８月３１日発送）６、補正により増加する発明の数
な し７、補正の対象 図 面 ８！補正の内容 別紙の通り
ック線図、第２ＷＪは本発明に基づいて操作可能な装置
のより詳細な構成を示した部分ブロック線図、である。 （符号の説明） １０： テスト装置 １２： デジタル発生器 １４： テスト中の装置（ＣＵＴ） １６： アナログ・デジタル変換１ （ＡＤＣ）１８：
係数プロセサ ２０： クロック ２４： ウオルシュ変換器 ２６： バイアス補正器 ２８： 出力利用装置 特許出願人 フェアチアイルド カメラアンド イ
ンストルメント コーポレーション 。 手続補正書（刀剣 昭和５７年 ９月 ９日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５７年 特 許 顧 第 ８
２５２５ 号３、補正をする者 事件との関係 特許出願人 ４、代理人 ５、補正命令の日付 昭和５７年８月１３日（５７年
８月３１日発送）６、補正により増加する発明の数
な し７、補正の対象 図 面 ８！補正の内容 別紙の通り
Claims (1)
- 【特許請求の範囲】 １、デジタル・アナログ変換器の較正方法に於いて、知
られているデジタル励起信号を発生する励起手段からの
信号によってテスト中のデジタル・アナログ変換器の入
力端を励起し、前記各励起信・号は前記テスト中のデジ
タル・アナログ変換器の単一デジタルピット入力端に印
加され且つ前記各励起信号＆２２道信号であると共に前
記励起信号のその他の全てのものに関して直交して、お
り、前記励起信号のＩＯ＆を一様な振幅確率からなる最
大エントロピ・シーケンスを構成しており一前記テスト
中のデジタル・アナログ変換器はアナログ出力信号を発
生する□ものであり、前記テスト中のデジタル・アナロ
グ変換器の前記アナログ出力信号をアナログ・デジタル
変換器のアナログ入力端に供給し、前記アナログ・デジ
タル変換器の伝達関数は、１組の２進直交関数の子め測
定された層み値によって特性付けられており、社記アナ
ログ・デジタル変換器はデジタル出力信号を発生するも
のであり、前記テスト中の変換器の各ピットに対し出力
応答層み係数を得る為に１記デジタル出力信号を５１１
１鋼域デジタル信号から２道変換領域デジ、タル信号へ
変換させ、前記テスト中のデジタル・アナログ変換器の
伝達特性を特定する各ピットのバイアスされていない重
み値を得る為にバイアス補正手段内に於いて各出力応答
層み係数に前記予め測定した重み値の各対応する・もの
の逆数を乗算することによって呻記アナログ・デジタル
変換器によって発生されたバイアスエラーに対し前記各
出力応答■み係数を補正することを特徴とする方法。・
−・２、上記第１
項に於いて、前記励起信号がウオルシュ関数信号である
ことを特徴とする方法、。 ３、上記第２項に於いて、前記変換を行なう工程に於い
て、時開領域デジタル信号を対応するウオルシュ変換領
域信号に変換することを特徴とする方法。 ４、上記第３項に於いて、前記デジタル励起信号が一体
となって線形振幅ランプからな・るデジタル表示を有す
ることを特徴とする方法。 ５、上記第１項に於いて、テスト中のデジタル・アナロ
グ変換器の一番目のピットのバイアスされていない重み
係数が 尚、ａｍは一番目のピットの出力応答重み係数であり、
α２１は前記アナログ・デジタル変換器の２１次出力の
予め測定した重み係数であり、且つ前記補正を行なう工
程に於いて、各出力応答重み係数に対応する予め測定し
た重み値２ｍ／α２ｍを乗算することを特徴とする方法
。 ６、デジタルφアナログ変換器を較正する装置に於いて
、選択したデジタル励起信号出力端に於いて知られたデ
ジタル励起信号を発生すべく動作可能な励起゛手段から
の信号でテスト中のデジタルΦアナログ変換器の入力端
を励起する手段を有し、前記各励起信号出力端は前記テ
スト中のデジタルφアナログ変換器の単一デジタルピッ
ト入力端に接続すべく構成されており且つ前記励起信号
は２Ｍ！信号であると共に前記励起信号のその他の全て
のものに対して直交しており、前記励起信号の和は一様
振幅確率からなる最大エントロピ・シーケンスを構成し
ており、前記テスト中のデジタル・アナログ変換器はア
ナログ出力信号端子に於いてアナログ出力信号を発生し
、前記アナログ出力信号端子に接続すべく構成されたア
ナログ・デジタル変換器を有し、前記アナログ・デジタ
ル変換−の伝達関数は１組の２進直交関数の子め測定さ
れた臘み値で特性づけられており、前記アナログ・デジ
タル変換器は前記アナログ出力信号に応答してデジタル
出力信号を発生すべく動作可能であり、前記テスト中の
寵＊ｓｅの各ピットに対し出力応答重み係数を得る為に
前記デジタル出力信号を時■領域デジタル信号から２通
変換領域デジタル信号へ変換する手段を有し、前記テス
ト中のデジタル・アナログ変換器の伝達特性を特定する
各ピットのバイアスされていない重み値を得る為に各出
力応答重み係数に前記予め測定した重み値の各対応する
ものの逆数を乗算することによって前記アナログφデジ
タル変換器によって発生された ゛バイアスエラーに対
する前記各出力応答重み係数を補正する手段を有するこ
とを特徴とする装置。 ７、上記第６項に於いて、前記励起手段がウオルシュ関
数信号発生−であることを特徴とする装置。 ８、上記第７項に於いて、前記ｌ！換警手段時間領域デ
ジタル信号を対応するウオルシュ変換領域信号に変換す
る手段を有することを特徴とする装置。 ９、上記第８項に於いて、前記デジタル励起信号が一体
となって輪形振幅ランプからなるデジタル表示を構成す
ることを特徴とする装置。 １Ｇ、上記第６項に於いて、前記テスト中のデジタル・
アナログ変換器の一番目のピットの前記バイアスされ゛
ていない重み係数が ；□ 尚、ａ、は一番目のピットの出力応答重み係数であり、
α２ｍ は前記アナログ・デジタル出力信号の２ｍ次
出力端の予め測定した重み係数であり、前記テスト中の
デ゛ジタル・アナログ変換器の較正である一番目のピッ
トのバイアスされていない重み係数を得る為に前記補正
手段が一番目のピットの出力応答重み係数に各一番目の
ピットに対してストアされている値２” ／α２ｍ を
乗算することが可能であることを特徴とする装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/264,928 US4335373A (en) | 1980-11-07 | 1981-05-18 | Method for analyzing a digital-to-analog converter with a nonideal analog-to-digital converter |
| US264928 | 1981-05-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5820031A true JPS5820031A (ja) | 1983-02-05 |
| JPH0357655B2 JPH0357655B2 (ja) | 1991-09-02 |
Family
ID=23008228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57082525A Granted JPS5820031A (ja) | 1981-05-18 | 1982-05-18 | デジタル・アナログ変換器の較正方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4335373A (ja) |
| EP (1) | EP0066504B1 (ja) |
| JP (1) | JPS5820031A (ja) |
| CA (1) | CA1187186A (ja) |
| DE (1) | DE3274939D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621324A (ja) * | 1985-06-27 | 1987-01-07 | Toshiba Corp | Ｄ／ａコンバ−タのリニアリテイ評価方法 |
| JPH01101734A (ja) * | 1987-10-15 | 1989-04-19 | Hitachi Ltd | 信号変換回路 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4591828A (en) * | 1981-05-07 | 1986-05-27 | Cambridge Consultants Limited | Digital-to-analog converter |
| DE3218066A1 (de) * | 1981-07-08 | 1983-01-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur pruefung von analog-digital-wandlern und/oder von digital-analog-wandlern oder von nachrichtentechnischen uebertragungsabschnitten, die solche wandler enthalten oder mit ihnen in reihe geschaltet sind, insbsondere zur pruefung von codecs fuer pcm-geraete, sowie vorrichtung zur durchfuehrung des verfahrens |
| US4673917A (en) * | 1984-07-18 | 1987-06-16 | Fairchild Semiconductor Corporation | Method and apparatus for minimizing digital-to-analog converter correction trims |
| US4688198A (en) * | 1984-12-24 | 1987-08-18 | Schlumberger Technology Corporation | Entropy guided deconvolution of seismic signals |
| US4758781A (en) * | 1985-12-06 | 1988-07-19 | Hitachi, Ltd. | DA converter testing system |
| US4813001A (en) * | 1987-05-29 | 1989-03-14 | Schlumberger Systems, Inc. | AC calibration method and device by determining transfer characteristics |
| US4839651A (en) * | 1987-07-24 | 1989-06-13 | Hewlett-Packard Company | Apparatus for measuring the dynamic characteristics of an analog-digital converter |
| US4897650A (en) * | 1988-04-05 | 1990-01-30 | General Electric Company | Self-characterizing analog-to-digital converter |
| US5043931A (en) * | 1989-06-19 | 1991-08-27 | International Business Machines Corporation | Wrap test system and method |
| US5248970A (en) * | 1991-11-08 | 1993-09-28 | Crystal Semiconductor Corp. | Offset calibration of a dac using a calibrated adc |
| FR2746243B1 (fr) * | 1996-03-15 | 1998-06-05 | Procede pour fournir une representation d'une scene optique par transformation de walsh-hadamard et capteur d'image mettant en oeuvre ce procede | |
| US5631649A (en) * | 1996-12-22 | 1997-05-20 | Mitsubishi Denki Kabushiki Kaisha | Digital-to-analog converter test method and apparatus |
| US8314725B2 (en) * | 2010-09-15 | 2012-11-20 | Intel Corporation | On-die digital-to-analog conversion testing |
| US10581447B1 (en) * | 2018-09-28 | 2020-03-03 | Apple Inc. | Method and apparatus for measuring phase response |
| WO2021110268A1 (en) | 2019-12-05 | 2021-06-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Dac weight calibration |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447410A (en) * | 1977-09-21 | 1979-04-14 | Oki Electric Ind Co Ltd | Monitor system for pcm communication system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3816813A (en) * | 1972-01-24 | 1974-06-11 | Spacetac Inc | Automatic converter tester |
| US4061017A (en) * | 1975-11-17 | 1977-12-06 | Time/Data Corporation | Structural analysis system |
| US4266292A (en) * | 1978-11-20 | 1981-05-05 | Wescom Switching, Inc. | Method and apparatus for testing analog-to-digital and digital-to-analog code converters |
-
1981
- 1981-05-18 US US06/264,928 patent/US4335373A/en not_active Expired - Lifetime
-
1982
- 1982-05-17 CA CA000403138A patent/CA1187186A/en not_active Expired
- 1982-05-18 JP JP57082525A patent/JPS5820031A/ja active Granted
- 1982-05-18 EP EP82400924A patent/EP0066504B1/en not_active Expired
- 1982-05-18 DE DE8282400924T patent/DE3274939D1/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447410A (en) * | 1977-09-21 | 1979-04-14 | Oki Electric Ind Co Ltd | Monitor system for pcm communication system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621324A (ja) * | 1985-06-27 | 1987-01-07 | Toshiba Corp | Ｄ／ａコンバ−タのリニアリテイ評価方法 |
| JPH01101734A (ja) * | 1987-10-15 | 1989-04-19 | Hitachi Ltd | 信号変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0066504B1 (en) | 1986-12-30 |
| JPH0357655B2 (ja) | 1991-09-02 |
| DE3274939D1 (en) | 1987-02-05 |
| US4335373A (en) | 1982-06-15 |
| EP0066504A1 (en) | 1982-12-08 |
| CA1187186A (en) | 1985-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5820031A (ja) | デジタル・アナログ変換器の較正方法及び装置 | |
| CN105811977B (zh) | 模数转换器的校准电路及方法 | |
| US5014229A (en) | Method and apparatus for calibrating transducer/amplifier systems | |
| Adamo et al. | FFT test of A/D converters to determine the integral nonlinearity | |
| Solomon | The use of DFT windows in signal-to-noise ratio and harmonic distortion computations | |
| Peetz | Dynamic testing of waveform recorders | |
| EP0052048B1 (en) | Method and apparatus for a/d and d/a converter testing | |
| US4465995A (en) | Method and apparatus for analyzing an analog-to-digital converter with a nonideal digital-to-analog converter | |
| Larrabee et al. | Using sine wave histograms to estimate analog-to-digital converter dynamic error functions | |
| JPH03118483A (ja) | 電力測定装置 | |
| US4667296A (en) | Testing the transfer function linearity of analogue input circuits | |
| Eduri et al. | Online calibration of a Nyquist-rate analog-to-digital converter using output code-density histograms | |
| US4583075A (en) | Method and apparatus for analyzing an analog-to-digital converter with a nonideal digital-to-analog converter | |
| US6587061B2 (en) | Analog computation circuits using synchronous demodulation and power meters and energy meters using the same | |
| CN117110850A (zh) | 一种基于st2500测试机的mcu片上adc测试方法 | |
| GB2148638A (en) | A/D converters | |
| JPH08189974A (ja) | 放射線エネルギースペクトル測定装置 | |
| EP0626763B1 (en) | Method and apparatus for converting an analog signal to a digital floating-point number and a digital floating-pont number to an analog signal | |
| JP3167472B2 (ja) | アナログ−ディジタルコンバータのｓｎ比測定方法 | |
| Polge et al. | Evaluating analog-to-digital converters | |
| Gee | Design and test aspects of a 4-MHz 12-bit analog-to-digital converter | |
| Serra et al. | Fast ADC testing by spectral and histogram analysis | |
| Navin et al. | A simulation environment for pipelined analog-to-digital converters | |
| Baggeroer | Matched field processing: source localization in waveguides | |
| Yamaguchi | Static testing of ADCs using wavelet transforms |