JPH01101734A - 信号変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は１．オーディオ信号等を高精度にＤ／Ａ変換、
Ａ　／　Ｄ変換するのに好適な信号変換回路に関する。

Ｃ従来の技術〕 最近、オーディオ信号等をディジタル技術により処理す
るディジタルオーディオ機器が普及している。。

この種の機器においては、アナログ信号とディジタル信
号との間の変換過程での変換回路の精度が信号の品質に
太き（影響する。

従来のこの種変換回路に用いられる高精度Ａ／Ｄ変換器
は、例えば特開昭５９−２２３０１９号公報に記載のよ
うに、基準値発生回路と誤差量検出回路と出力補正回路
により構成されていた。

〔発明が解決しようとする問題点〕

上記従来技術においては、基準値発生回路のアナログ値
に対するＡ／Ｄ変換後の期待値との誤差を検出するごと
により、オフセット誤差の改善には効果がある。しかし
、リニアリティ利得誤差の点については配慮がされてお
らず、高精度変換においては不充分であるという問題が
あった。

本発明は、Ｄ／Ａ変換器、ＬＰＦ　（ローパスフィルタ
）、Ａ／Ｄ変換器の累積の誤差を検出し、高精度のディ
ジタル−ディジタル変換をすることを可能とした信号変
換回路を提供することを目的とする。

〔問題点を解決するための手段〕

上記目的は、ＲＯＭなどのメモリにランプ関数等の基準
ディジタル信号を格納しておき、Ｄ／Ａ変換、ＬＰＦ、
Ａ／Ｄ変換したディジタル値と上記基準ディジタル値を
比較して誤差を検出し、Ｄ／Ａ、ＬＰＦ、Ａ／Ｄ変換系
を校正することにより達成される。

〔作用〕

まず基準信号をＤ／Ａ変換して、ＬＰＦ、Ａ／Ｄ変換器
を介して得たディジタル信号と基準信号とを比較演算し
て、フルスケールのゲイン及びオフセットを調整する。

これによりＤ／Ａ変換器とＡ／Ｄ変換器のフルスケール
が一致する。次に基準ディジタル信号発生回路からラン
プ関数発生により全ビットステップの誤差をメモリに記
憶させ、この後、本来のディジタル信号をＤ／Ａ変換器
に入力して、Ａ／Ｄ変換しそれぞれのディジタルコード
に応じた誤差を差し引（ことにより、Ｄ／Ａ。

ＬＰ−Ｆ、Ａ／Ｄ系の誤差をキャンセルすることができ
高精度の変換を行なうことができる。この場合−度デイ
ジタル値をアナログ値に変換しているため、Ｄ／Ａ系と
Ａ／Ｄ系のサンプリング周波数が異っていてもよい。こ
のことは高精度のサンプリング周波数変換器としても好
結果が得られることを示している。

〔実施例〕

以下、本発明の実施例を図面を用いて説明する。

第１図は本発明の一実施例を示すブロック図であって、
１は基準ディジタル信号発生器であり制′ａ装置１１の
指示によりランプ開成を１ステツプづつ出力する。２は
Ｄ／Ａ変換器（Ｄ／Ａコンバータ）３に入力するディジ
タルデータを切り換えるスイッチであり、Ａ側で基準信
号、Ｂ側で本来の入力信号に切換わる。４はローパスフ
ィルタであり、Ｄ／Ａコンバータ３の出力の不要帯域を
除去する。５はＡ／Ｄ変換器（Ａ／Ｄコンバータ）６の
変換時間内サンプル値を保持するサンプルホールド回路
であり、ゲイン・オフセット制御回路１０の出力でゲイ
ン調整・オフセット誤差を行なう機能を併わせ持ってい
る。７はＡ／Ｄコンバータ６の出力ディジタル値と基準
ディジタル信号発生回路１の出力の基準ディジタル値の
差を演算する演算回路である。演算回路７の出力はゲイ
ン・オフセット制御回路１０とメモリ８に供給される。

８はメモリであり各ディジタルコードに対応した誤差を
ストアしておく。９は加算器であり、Ａ／Ｄコンバータ
６の出力信号と該出力信号に応じた誤差をメモリ８から
引き出して加算する。１０はゲイン・オフセット制御回
路であり、ゲイン・オフセットそれぞれの調整用アナロ
グ電圧を出力するＤ／Ａコンバータで構成されている。

１１はマイクロコンピュータであり、基準ディジタル信
号発生器１．スイッチ２．ゲインオフセット制御回路１
０、演算回路７を制御している。

第２図は第１図に示した構成のシーケンスを示すフロー
チャートである。

以下、第１図に示す信号変換回路の動作を説明する。

まずＤ／Ａコンバータ３．ＬＰＦ４．サンプルホールド
回路５．Ａ／Ｄコンバータ６の変換累積誤差を測定し、
Ａ／Ｄコンバータ出力コードに応じた誤差をメモリ８に
書き込む校正作業を行なう。

マイクロコンピュータ１１は第２図に示すフローチャー
トに従って動作する。

第２図において、まず第１図のスイッチ２をＡ側に切り
換え（ステップ３１）、ＭビットのＤ／Ａコンバータ３
にＭビットの中点ディジクルデータ″１００・・・・・
・・・・０″を入力する（ステップＳ２）。

次に、（Ｍ＋１）ビットのＡ／Ｄコンバータの出力デー
タと基準データ“１００・・・・・・・・・０”との差
を演算回路で演算しこのデータをゲイン・オフセット制
御回路１０に入力し、サンプルホールド回路５のオフセ
ットを変化させる（ステップＳ３）。

このループをくり返し誤差がなくなれば、次にゲインの
調整を行なう。基準ディジタル信号発生器１から０００
・・・・・・・・・０”のデータ及び“１１１・・・・
・・・・・１”のデータを出力して誤差を一定以下とな
るようにサンプルホールド回路のゲインを調整する（ス
テップＳ４）。ゲインがＯＫなら（ステップ５５）２次
に、基準ディジタル信号発生回路から“０００・・・・
・・・・・０１″、“ＯＯＯ・・・・・・・・・１０″
。

“０００・・・・・・・・・１１１と１ステツプずつＭ
ビットのデータを増加させ（ステップＳ６）、これに応
じた（Ｍ＋１）ビットのＡ／Ｄコンバータ出力コ−ドに
合わせた誤差を演算回路７で演算して（ステップＳ７）
　、ＲＡＭ８にストアしていく（ステップＳ８）。

最大値″１１１・・・・・・・・・１１′″まで校正を
終わると（ステップＳ９）校正モードは終了する。

次に変換モードでは、スイッチ２をＢ側に切換え（ステ
ップ５１０）入力端子１２から本来変換したいディジタ
ルデータをＤ／Ａコンバータ３に入力し、Ａ／Ｄコンバ
ータ６の出力データにメモリ８にストアされたデータを
逆極性で引き出して加算器９で加算する（ステップ５ｌ
ｌ）、こうしてＤ／Ａコンバータ３．ＬＰＦ４．サンプ
ルホールド回路５、Ａ／Ｄコンバータ６の累積誤差がキ
ャンセルされ、理想的なディジタル−ディジタル変換が
行なえる（ステップ５１２）ことになる。

ここで、Ｄ／Ａコンバータ３とＡ／Ｄコンバータ６のサ
ンプリング周波数が異っていても、−度アナログ信号に
変換しているため何ら問題はない。

この場合は、ディジタル−ディジタルの高精度サンプリ
ング周波数変換器として使用できる効果がある。

第３図は第１図に示した構成における変換のリニアリテ
ィ誤差の一例を示す説明図であって、２１は理想的ディ
ジタル−アナログ、アナログ−ディジタル変換特性、２
２はＤ／Ａコンバータ３のディジタル−アナログ変換特
性で、オフセット誤差を生じている。２３はＡ／Ｄコン
バータ６の出力特性であり、更にオフセット誤差、ゲイ
ン誤差。

リニアリティ誤差を生じている。２４はゲイン・オフセ
ット制御回路の動作した結果であり、オフセット誤差、
ゲイン誤差が補正されている。特性２１と特性２４の差
が特性２５に示すリニアリティ誤差であり、これがディ
ジタル値でメモリ８にストアされる。

第４図は本発明の他の実施例であって、第１図と同一符
号は同一部分に対応し、１９は出力補正回路である。

同図において、Ａ／Ｄコンバータ６が十分なビット数を
有している場合には、ゲイン、オフセットの調整なしに
ゲイン誤差、オフセット誤差を含めた誤差をメモリ８に
ストアしておき、第１図の加算器９の位置に、出力補正
回路１９を設け、Ａ／Ｄコンバータ６の出力信号とメモ
リ８の出力データを使って、出力補正回路１９で本来の
Ｍビットの信号に演算することによって第１図に示した
ものと同等の効果を得ることができる。

第５図は第４図に示した構成のシーケンスを示すフロー
チャートであって、第４図のスイッチ２をＡ側に切り換
えた後（ステップＳｌ’）基準ディジタル信号発生器１
から前記と同様に１ステツプずつＭビットのデータを増
加させ（ステップ３２′）、これに応じた（Ｍ＋１）ビ
ットのＡ／Ｄコンバータ出力コードに合わせた誤差を演
算回路７で演算しくステップＳ３　’）　、ＲＡＭ８に
ストアする（ステップＳ４’）、そして、最大値″１１
１・・・・・・・・・１１′まで校正を終わると（ステ
ップ８５′）、校正モードは終了する。

変換モード（ステップＳ６’、Ｓ７’、Ｓ８’）は前記
実施例と同じである。

第６図は第４図に示した構成における変換のリニアリテ
ィ誤差の一例を示す説明図で、２６が検出誤差である。

第７図は本発明のさらに他の実施例であって、Ｄ／Ａコ
ンバータ３の前にオーバサンプリングを行なうディジタ
ルフィルタ１４を、Ａ／Ｄコンバータ６の後にディジタ
ルフィルタ１５を設けたもので、このシステムにおいて
も効果は上記実施例のものと同様である。

第８図は本発明のさらにまた他の実施例であって、動作
は第１図に示したものと同様であるが、メモリ８にスト
アしておく誤差は、Ａ／Ｄコンバータ６の出力信号でな
く、基準ディジタル信号発生器１の基準信号に対応して
ストアしておき、変換の場合には、Ｄ／Ａ変換するデー
タに誤差を加算する点が異っている。第８図に示す方式
ではＤ／Ａコンバータに本来のビット数以上のものが要
求されるが、Ａ／Ｄ変換後のデータに誤差が多。

く、同じディジタル値が複数出力されるような場合にも
補正が完全に行なわれる効果がある。

第９図は本発明のなおさらまた他の実施例であり、ゲイ
ン誤差、オフセット誤差をストアした場合で、この構成
でも第８図と同様な効果が得られる。

〔発明の効果〕

以上説明したように、本発明によれば、ディジタル信号
をＤ／Ａ変換してローパスフィルタを介してアナログ信
号とし、更にＡ／Ｄ変換して再びディジタル信号を得る
システムにおいて、基準信号とＤ／Ａ変換、Ａ／Ｄ変換
した信号とを比較演算して誤差を記憶しておき１本来の
変換の際にこの誤差を差し引くことにより、Ｄ／Ａコン
バータ。

ＬＰＦ、Ａ／Ｄコンバータの累積誤差を補正することが
できるので、Ｄ／Ａ変換とＡ／Ｄ変換のサンプリング周
波数を異ならせれば、高精度のディジタル−ディジタル
サンプリング周波数変換器を実現でき、上記従来技術の
欠点を除いて優れた機能の信号変換回路を提供すること
ができる。

【図面の簡単な説明】

第１図、第４図、第７図、第８図及び第９図は本発明の
各実施例を示すブロック図、第２図は第１図に示した構
成のシーケンスを示すフローチャート、第３図は第１図
の構成の変換誤差の説明図、第５図は第４図に示した構
成のシーケンスを示すフローチャート第６図は第４図の
構成の変換誤差の説明図である。 １・・・・・・・・・基準ディジタル信号発生回路、２
・・・・・・・・・スイッチ、３・・・・・・・・・Ｄ
／Ａコンバータ、４・・・・・・・・・ＬＰＦ、５・・
・・・・・・・サンプルホールド回路、６・・・・・・
・・・Ａ／Ｄコンバータ、７・・・・・・・・・演算回
路、８・・・・・・・・・メモリ、９・・・・・・・・
・加算器、１０・・・・・・・・・ゲイン・オフセット
制御回路、１９・・・・・・・・・出力補正回路。 第２図 第３図 第４図 １ｑ 第５図 第６図 第７図 第８図 第９図 １ス

Claims (1)

1. 【特許請求の範囲】 １、Ｄ／Ａ変換器と低減濾波器とＡ／Ｄ変換器より成る
   信号変換回路において、前記Ｄ／Ａ変換器に入力する基
   準ディジタル信号発生回路と該基準ディジタル信号発生
   回路の出力と本来のＤ／Ａ変換器に入力される信号と切
   り換えるスイッチと、前記Ａ／Ｄ変換器に前置し利得調
   整機能を有したサンプル・ホールド回路と、前記Ａ／Ｄ
   変換器出力のディジタル信号と上記基準ディジタル信号
   発生回路の出力信号とを比較して誤差を検出する演算回
   路と、該演算回路で検出した誤差を記憶しておくメモリ
   と、前記Ａ／Ｄ変換器出力信号から正しいディジタル値
   が得られるように、上記メモリに記憶された誤差を使用
   して補正する補正回路とを設け、信号変換に伴うリニア
   リティ利得誤差を校正可能に構成したことを特徴とする
   信号変換回路。 ２、特許請求の範囲第１項に記載の信号変換回路におい
   て、前記演算回路の出力信号により前記サンプル・ホー
   ルド回路の利得を制御する利得制御回路を設けたことを
   特徴とする信号変換回路。 ３、特許請求の範囲第１項、又は第２項に記載の信号変
   換回路において前記基準ディジタル信号発生回路と切換
   スイッチと利得制御回路と演算回路とを制御する制御回
   路を設け、信号のＤ／Ａ変換・Ａ／Ｄ変換に先立つて前
   記基準ディジタル信号発生回路の出力信号を前記Ｄ／Ａ
   変換器に入力し、Ａ／Ｄ変換した信号と前記基準ディジ
   タル信号発生回路の出力信号との誤差を演算回路で検出
   し、該誤差信号により前記利得制御回路を介して前記サ
   ンプル・ホールド回路の利得を調整した後、前記基準デ
   ィジタル信号発生回路の出力信号と前記Ａ／Ｄ変換器の
   出力信号との誤差を前記メモリに記憶することを特徴と
   する信号変換回路。 ４、特許請求の範囲第１項、第２項又は第３項に記載の
   信号変換回路において、Ｄ／Ａ変換を行なうビット数に
   対してＡ／Ｄ変換を行なうビット数を多くしたことを特
   徴とする信号変換回路。 ５、特許請求の範囲該１項、第２項、第３項又は第４項
   に記載の信号変換回路において、Ｄ／Ａ変換を行なうサ
   ンプリング周波数とＡ／Ｄ変換を行なうサンプリング周
   波数を異らしめたことを特徴とする信号変換回路。