KR980006904A - 반도체장치의 클럭동기회로 - Google Patents
반도체장치의 클럭동기회로 Download PDFInfo
- Publication number
- KR980006904A KR980006904A KR1019960026531A KR19960026531A KR980006904A KR 980006904 A KR980006904 A KR 980006904A KR 1019960026531 A KR1019960026531 A KR 1019960026531A KR 19960026531 A KR19960026531 A KR 19960026531A KR 980006904 A KR980006904 A KR 980006904A
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- drain
- gate
- clock
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 입력신호를 클럭신호의 인에이블 시점에 동기시켜 출력이 결정되는 반도체장치의 클럭동기회로에 관한 것으로, 클럭신호가 인에이블되어 있는 동안에 입력신호가 변화하더라도 출력단에서는 입력신호의 신호레벨을 그대로 출력하게 클럭동기회로를 구성하여 종래와 같이 클럭신호가 디스에이블될 때까지 입력신호를 유지시킬 필요가 없으며, 동기제품의 설계시 일정한 폭의 클럭신호에 입력신호를 동기시키지 않고 클럭신호의 인에이블 시점에 입력신호를 동기시키게 되므로 상기 펄스폭만큼의 셋업 및 홀드시간을 개선시킬 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 클럭동기회로도이다.
Claims (3)
- 소오스가 공급전원에 접속되고 공통접속된 게이트가 클럭단과 연결된 제1 및 제2 트랜지스터, 상기 제1 트랜지스터의 드레인은 제2 트랜지스터의 드레인 및 MN2 트랜지스터의 게이트에 접속됨과 동시에 인버터를 통해 출력단에 접속되고, 상기 제4 트랜지스터의 드레인은 제4 트랜지스터의 드레인 및 제3 트랜지스터의 게이트에 접속되어 있으며, 상기 제3 트랜지스터의 소오스에 드레인이 접속되고 게이트가 입력단에 연결된 제5 트랜지스터와, 상기 제5 트랜지스터의 드레인에 공통접속되고 상기 출력단이 게이트에 접속된 제6 트랜지스터와, 제2 트랜지스터의 드레인출력이 인버터를 통해 게이트에 접속되고 드레인은 상기 제3 트랜지스터 소오스에 연결된 제7 트랜지스터와, 제7 트랜지스터의 드레인에 공통접속되고 입력단의 신호가 인버터를 통해 게이트에 접속된 제8 트랜지스터와, 제5 트랜지스터 와 제6 트랜지스터와 제7 트랜지스터와 제8 트랜지스터의 소오스가 공통접속되어서 드레인에 접속되고 상기 클럭단이 게이트에 접속되며 소오스는 접지된 제9 트랜지스터를 구비하여 이루어진 것을 특징으로 하는 반도체장치의 클럭동기회로.
- 제1항에 있어서, 상기 제1 및 제2 트랜지스터는 P형 반도체소자인 것을 특징으로 하는 반도체장치의 클럭동기회로.
- 제1항에 있어서, 상기 제1 내지 제7 트랜지스터는 N형 반도체소자인 것을 특징으로 하는 반도체장치의 클럭동기회로.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026531A KR100223740B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체장치의 클럭동기회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960026531A KR100223740B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체장치의 클럭동기회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980006904A true KR980006904A (ko) | 1998-03-30 |
| KR100223740B1 KR100223740B1 (ko) | 1999-10-15 |
Family
ID=19465195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960026531A KR100223740B1 (ko) | 1996-06-29 | 1996-06-29 | 반도체장치의 클럭동기회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223740B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190125760A (ko) | 2018-04-30 | 2019-11-07 | 경북대학교 산학협력단 | 무인 비행체의 모터 속도 제어 장치 및 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751973B (zh) * | 2012-07-27 | 2014-12-10 | 湘潭大学 | 一种同步单元电路及由其构成的多相时钟同步电路 |
-
1996
- 1996-06-29 KR KR1019960026531A patent/KR100223740B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190125760A (ko) | 2018-04-30 | 2019-11-07 | 경북대학교 산학협력단 | 무인 비행체의 모터 속도 제어 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100223740B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900013380A (ko) | 전압 제어회로 | |
| KR970705231A (ko) | 전원 노이즈 아이솔레이션을 갖는 전압 제어 지연회로를 갖춘 전압 제어 발진기(Voltage controlled oscillator including voltage controlled delay circuit with power supply noise isolation) | |
| KR970013707A (ko) | 레벨 시프트 반도체 장치 | |
| KR970071829A (ko) | 반도체집적회로 | |
| KR930003556A (ko) | 점진적 턴-온 특성의 cmos 구동기 | |
| KR880014438A (ko) | Cmos 직접회로 | |
| KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
| KR900002566A (ko) | 버퍼회로 | |
| KR960032669A (ko) | 반도체 집적 회로 및 편차 보상 시스템 | |
| KR900002558A (ko) | 출력회로 | |
| KR910002127A (ko) | 전원절환회로 | |
| KR900002552A (ko) | 출력회로 | |
| KR910019310A (ko) | 기준전압 발생회로 | |
| KR970013732A (ko) | 멀티파워를 사용하는 데이타 출력버퍼 | |
| KR980006904A (ko) | 반도체장치의 클럭동기회로 | |
| KR880006850A (ko) | 3스테이트 부설 상보형 mos집적회로 | |
| KR920003704A (ko) | 디지탈 신호에 응답하는 부동회로 구동용 회로 | |
| KR960036331A (ko) | 출력회로 | |
| KR960009155A (ko) | 반도체 소자의 전압 조정 회로 | |
| KR980006900A (ko) | 고속 전압 변환 회로 | |
| KR960042746A (ko) | 반도체 메모리장치의 다이나믹 레벨 컨버터 | |
| TW348310B (en) | Semiconductor integrated circuit | |
| KR970078011A (ko) | 복합 게이트 회로 및 그 설계방법 | |
| KR920001841A (ko) | 파워 온 리셋트 회로 | |
| KR970024603A (ko) | 슈미트 트리거회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |