KR980003623A - 직렬공유 abist 방식에서 가변 데이타 워드 폭 및 어레이 깊이를 처리하는 방법 및 장치 - Google Patents

직렬공유 abist 방식에서 가변 데이타 워드 폭 및 어레이 깊이를 처리하는 방법 및 장치 Download PDF

Info

Publication number
KR980003623A
KR980003623A KR1019970015606A KR19970015606A KR980003623A KR 980003623 A KR980003623 A KR 980003623A KR 1019970015606 A KR1019970015606 A KR 1019970015606A KR 19970015606 A KR19970015606 A KR 19970015606A KR 980003623 A KR980003623 A KR 980003623A
Authority
KR
South Korea
Prior art keywords
array
depth
data word
address
register
Prior art date
Application number
KR1019970015606A
Other languages
English (en)
Other versions
KR100239015B1 (ko
Inventor
거스 에이퍼스파치 안쏘니
알란 크리스텐센 토드
레슬리 데이 리렌드
앨런 간필드 폴
바디지리 무라리
폴웡
Original Assignee
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포맨
Publication of KR980003623A publication Critical patent/KR980003623A/ko
Application granted granted Critical
Publication of KR100239015B1 publication Critical patent/KR100239015B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

직렬 공유 ABIST 방식에서 가변 데이타 워드 폭 및 어레이 깊이를 처리하는 방법 및 장치 단일 제어기를 사용하여 복수의 메모리 어레이를 검사하기 위한 어레이 내장 자체 검사 시스템(array built-in self-test system)에서 가변 데이타 워드 폭(variable data word width)과 어레이 깊이(array depth)를 처리하기 위한 방법 및 장치에 관한 것이다. 각각의 어레이는 소정의 행 및 열 어드레스 깊이와 데이타 워드 폭을 포함한다. 각각의 어레이는 또한 스캔 레지스터를 포함한다. 범용 검사 데이타 워드는 발생되어 각각의 어레이의 스캔 레지스터로 보내진다. 범용 길이 검사 데이타 워드는 최대 행 어드레스 깊이, 최대 열 어드레스 깊이 및/또는 최대 데이타 워드 폭에 따라 다른 길이를 갖는다. 특정 어레이의 열 어드레스 깊이, 행 어드레스 깊이 및/또는 데이타 워드 폭을 넘는 검사 데이타 워드의 일부는 특정 어레이의 스캔 레지스터의 종단점을 넘어서 시프트된다.

Description

직렬 공유 ABIST 방식에서 가변 데이타 워드 폭 및 어레이 깊이를 처리하는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 원리에 따른 어레이 내장 자체 검사 시스템(array built-in self-test system)의 일례를 설명하는 블럭선도.

Claims (30)

  1. 단일 제어기를 사용하여 스캔 레지스터를 각각 포함하고 있는 복수의 메모리 어레이를 검사하기 위한 어레이 내장 자체 검사 시스템에서 가변 데이타 워드 폭과 어레이 깊이를 처리하는 방법(A method forhandling variable data word widths and array depth in an array built-in self-test system)에 있어서, (a) 상기 제어기를 사용하여 범용 길이 검사 데이타 워드(universal length test data word)를 발생하는 단계; 및 (b) 상기 제어기를 사용하여 상기 검사 데이타 워드를 각각의 어레이의 상기 스캔 레지스터로 전송하는 단계를 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  2. 제1항에 있어서, 상기 각각의 어레이는 선정된 행 어드레스 깊이와 열 어드레스 깊이(a predetermined row address depth and column address depth)를 가지 며, 적어도 하나의 어레이는 최대 열 어드레스 깊이를 가지며, 적어도 하나의 어레이는 최대 행 어드레스 깊이를 가지되, 상기 검사 데이타 워드의 길이는 상기 최대열 어드레스 깊이와 상기 최대 행 어드레스 깊이에 따라 달라지는 어레이 내장 자체 검사 시스템에서의 가변데이타 워드 폭 및 어레이 깊이 처리 방법.
  3. 제2항에 있어서, 상기 검사 데이타 워드는 행 어드레스 데이타 블럭과 열 어드레스 데이타 블럭을 포함하고, 각각의 스캔 레지스터는 종단점(end)을 갖는 행 어드레스 레지스터와 종단점을 갖는 열 어드레스 레지스터를 포함하며, 상기 전송 단계 (b)는 상기 최대 행 어드레스 깊이보다 작은 행 어드레스 깊이를 갖는 각각의어레이에서 상기 행 어드레스 데이타 블럭의 일부를 상기 행 어드레스 레지스터 종단점을 벗어나게 시프트시키고, 상기 최대 열 어드레스 깊이보다 작은 열 어드레스 깊이를 갖는 각각의 어레이에서 상기 열 어드레스 데이타 블럭의 일부를 상기 열 어드레스 레지스터 종단점을 벗어나게 시프트시키는 단계를 더 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  4. 제3항에 있어서, 상기 검사 데이타 워드는 기록 데이타 블럭을 더 포함하고 상기 스캔 레지스터는 기록 레지스터를 더 포함하며, 상기 전송 단계 (b)는 상기 기록 데이타 블럭을 제1라인을 따라 상기 기록 레지스터로 스캔(scan)하는 단계, 상기 행 어드레스 데이타 블럭을 제2라인을 따라 상기 행 어드레스 레지스터로 스캔하는 단계, 및 상기 열 어드레스 데이타 블럭을 제3라인을 따라 상기 열 어드레스 레지스터로 스캔하는 단계를 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드폭 및 어레이 깊이 처리 방법.
  5. 제3항에 있어서, 상기 행 어드레스 데이타 블럭과 열 어드레스 데이타 블럭은 각각 최상위 비트를 포함하고, 상기 행 어드레스 데이타 블럭을 상기 행 어드레스 레지스터로 전송하되 최상위 행 어드레스 비트를 먼저 전송하고, 상기 열 어드레스 데이타 블럭을 상기 열 어드레스 레지스터로 전송하되 최상위 열 어드레스 비트를 먼저 전송하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  6. 제5항에 있어서, 상기 행 어드레스 데이타 블럭내의 데이타와 상기 열 어드레스 데이타 블럭내의 데이타가 교대로(in an alternating sequence)전송되는 어레이 내장 자체 검사시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  7. 제1항에 있어서, 각각의 어레이는 선정된 데이타 워드 폭을 가지며, 적어도 하나의 어레이는 최대 데이타워드 폭을 가지되, 상기 검사 데이타 워드의 길이는 상기 최대 데이타 워드 폭에 따라 달라지는 어레이 내장자체 검사 시스템에서의 가변 데이타 워드폭 및 어레이 깊이 처리 방법.
  8. 제7항에 있어서, 상기 검사 데이타 워드는 기록 데이타 블럭을 포함하고, 각각의 스캔 레지스터는 종단점을 갖는 기록 레지스터를 포함하며, 상기 전송 단계 (b)는 상기 최대 데이타 워드 폭보다 작은 데이타 워드폭을 갖는 각각의 어레이에서 상기 기록 데이타 블럭의 일부를 상기 종단점을 벗어나게 시프트시키는 단계를더 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  9. 제2항에 있어서, 각각의 어레이는 선정된 데이타 워드 폭을 가지며, 적어도 하나의 어레이는 최대 데이타 워드 폭을 가지되, 상기 검사 데이타 워드의 길이는 상기 최대 행 어드레스 깊이, 상기 최대 열 어드레스 깊이, 및 상기 최대 데이타 워드 폭에 따라 달라지는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  10. 제9항에 있어서, 상기 검사 데이타 워드는 어드레스 데이타 블럭과 기록 데이타 블럭을 포함하고, 각각의 스캔 레지스터는 어드레스 레지스터에 직렬로 링크된 기록 레지스터를 포함하며, 상기 전송 단계(b)는 상기 기록 데이타 블럭과 상기 어드레스 데이타 블럭을 단일 입력 라인을 따라 상기 스캔 레지스터로 직렬로 스캔(serially scan)하는 단계를 더 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  11. 제10항에 있어서, 상기 스캔 레지스터는 종단점을 포함하며, 상기 직렬로 스캔하는 단계는 상기 기록데이타 블럭의 일부분을 상기 최대 데이타 워드 폭보다 작은 데이타 워드폭을 갖는 각각의 어레이의 스캔 레지스터의 종단점을 벗어나게 시프트하는 단계를 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드폭 및 어레이 깊이 처리 방법.
  12. 제10항에 있어서, 각각의 어드레스 레지스터는 길이를 가지며, 상기 최대 행 어드레스 깊이보다 작은행 어드레스 깊이를 갖는 각각의 어레이의 어드레스 레지스터에 더미 래치(dummy latch)를 부가하고, 상기 최대 열 어드레스 깊이보다 작은 열 어드레스 깊이를 갖는 각각의 어레이의 어드레스 레지스터에 더미 래치를 부가하여, 상기 더미 래치가 각각의 어레이에 같은 길이의 어드레스 레지스터(eaual length address register)를 제공하게 되는 단계, 및 상기 더미 래치를 채우기 (fill) 위해 상기 어드레스 데이타 블럭을 더미 데이타 비트(dummy data bit)와 패딩(Pad)하는 단계를 더 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타워드 폭 및 어레이 깊이 처리 방법.
  13. 제1항에 있어서, 각각의 메모리 어레이는 판독 데이타를 보유할 수 있는 판독 래치를 포함하며, 상기 판독 래치로부터 판독 데이타를 스캔하는 단계; 및 상기 판독 데이타를 공지된 데이타와 패딩하는 단계를 더 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  14. 제13항에 있어서, 상기 패딩 단계는 상기 판독 데이타의 적어도 일부를 상기 판독 래치를 통해 반복하는 단계를 더 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  15. 제1항에 있어서, 상기 검사 데이타 워드는 동작을 수행하게 될 해당 어드레스를 식별하고, 각각의 어레이에 대해 상기 식별된 어드레스가 상기 어레이의 어드레스 깊이를 초과하는 지를 판정하는 단계를 더 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 방법.
  16. 단일 제어기를 사용하여 스캔 레지스터(scan register)를 각각 포함하고 있는 복수의 메모리 어레이을 검사하기 위한 어레이 내장 자체 검사 시스템(array built-in self-test system)에서 가변 데이타 워드 폭(variable data word width)과 어레이 깊이 (array depth)를 처리하는 장치에 있어서, 범용 길이 검사 데이타 워드(universal length test data word)를 발생하는 검사 데이타 발생기; 및 상기 검사 데이타 워드를 각각의 어레이의 상기 스캔 레지스터로 전송하는 수단을 구비하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  17. 제16항에 있어서, 상기 각각의 어레이는 선정된 행 어드레스 깊이와 열 어드레스 깊이(a predetermined row address depth and column address depth)를 가지고, 적어도 하나의 어레이는 최대 열 어드레스 깊이를 가지며, 적어도 하나의 어레이는 최대 행 어드레스 깊이를 가지되, 상기 검사 데이타 워드의 길이는 상기 최대열 어드레스 깊이와 상기 최대 행 어드레스 깊이에 따라 달라지는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  18. 제17항에 있어서, 상기 검사 데이타 워드는 행 어드레스 데이타 블럭과 열 어드레스 데이타 블럭을 포함하고, 각각의 스캔 레지스터는 종단점(end)을 갖는 행 어드레스 레지스터와 종단점을 갖는 열 어드레스 레지스터를 포함하며, 상기 전송 수단는 상기 최대 행 어드레스 깊이보다 작은 행 어드레스 깊이를 갖는 각각의 어레이에서 상기 행 어드레스 데이타 블럭의 일부를 상기 행 어드레스 레지스터 종단점을 벗어나게 시프트시키고, 상기 최대 열 어드레스 깊이보다 작은 열 어드레스 깊이를 갖는 각각의 어레이에서 상기 열 어드레스 데이타 블럭의 일부를 상기 열 어드레스 레지스터 종단점을 벗어나게 시프트시키는 시프트 수단을 더 구비하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  19. 제18항에 있어서, 상기 검사 데이타 워드는 기록 데이타 블럭을 더 포함하고 상기 스캔 레지스터는 기록 레지스터를 더 포함하며, 상기 전송 수단은 상기 기록 데이타 블럭을 상기 기록 레지스터로 전송하는 제1라인, 상기 행 어드레스 데이타 블럭을 상기 행 어드레스 레지스터로 전송하는 제2라인, 및 상기 열 어드레스 데이타 블럭을 상기 열 어드레스 레지스터로 전송하는 제3라인을 구비하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  20. 제18항에 있어서, 상기 행 어드레스 데이타 블럭과 열 어드레스 데이타 블럭은 각각 최상위 비트를 포함하고, 상기 행 어드레스 데이타 블럭을 상기 행 어드레스 레지스터로 전송하되 최상위 행 어드레스 비트를 먼저 전송하고, 상기 열 어드레스 데이타 블럭을 상기 열 어드레스 레지스터로 전송하되 최상위 열 어드레스 비트를 먼저 전송하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 어레이 깊이 처리 장치.
  21. 제20항에 있어서, 상기 행 어드레스 데이타 블럭내의 데이타와 상기 열 어드레스 데이타 블럭내의 데이타가 교대로(in an alternating sequence) 전송되는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드폭 및 어레이 깊이 처리 장치.
  22. 제16항에 있어서, 각각의 어레이는 선정된 데이타 워드 폭을 가지며, 적어도 하나의 어레이는 최대 데이타 워드 폭을 가지되, 상기 검사 데이타 워드의 길이는 상기 최대 데이타 워드 폭에 따라 달라지는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드폭 및 어레이 깊이 처리 장치.
  23. 제22항에 있어서, 상기 검사 데이타 워드는 기록 데이타 블럭을 포함하고, 각각의 스캔 레지스터는 종단점을 갖는 기록 레지스터를 포함하며, 상기 전송 수단은 상기 최대 데이타 워드 폭보다 작은 데이타 워드 폭을 갖는 각각의 어레이에서 상기 기록 데이타 블럭의 일부를 상기 종단점을 벗어나게 시프트시키는 시프트 수단을 구비하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  24. 제16항에 있어서, 각각의 어레이는 선정된 데이타 워드 폭을 가지며, 적어도 하나의 어레이는 최대 데이타 워드 폭을 가지되, 상기 검사 데이타 워드의 길이는 상기 최대 행 어드레스 깊이, 상기 최대 열 어드레스 깊이, 및 상기 최대 데이타 워드 폭에 따라 달라지는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드폭 및 어레이 깊이 처리 장치.
  25. 제24항에 있어서, 상기 검사 데이타 워드는 어드레스 데이타 블럭과 기록 데이타 블럭을 포함하고, 각각의 스캔 레지스터는 어드레스 레지스터에 직렬로 링크된 기록 레지스터를 포함하며, 상기 전송 수단은 상기기록 데이타 블럭과 상기 어드레스 데이타 블럭을 상기 스캔 레지스터로 전송하는 단일 입력 라인을 구비하는어레이 내장 자체 검사시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  26. 제25항에 있어서, 상기 스캔 레지스터는 종단점을 포함하며, 상기 전송 수단은 상기 기록 데이타 블럭의 일부분을 상기 최대 데이타 워드 폭보다 작은 데이타 워드 폭을 갖는 각각의 어레이의 스캔 레지스터의 종단점을 벗어나게 시프트하는 시프트 수단을 구비하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭및 어레이 깊이 처리 장치.
  27. 제23항에 있어서, 각각의 어드레스 레지스터는 길이를 가지며, 상기 최대 행 어드레스 깊이보다 작은 행 어드레스를 깊이를 갖는 각각의 어레이에서 어드레스 레지스터는 더미 래치(dummy latch)를 구비하고, 상기 최대 열 어드레스 깊이보다 작은 열 어드레스 깊이를 갖는 각각의 어레이에서 어드레스 레지스터는 더미래치를 구비함으로써, 모든 어드레스 레지스터의 길이가 같도록 하고, 상기 어드레스 데이타 블럭은 상기 더미래치를 채우기(fill)위한 더미 데이타 비트(dummy data bit)를 포함하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  28. 제16항에 있어서, 각각의 메모리 어레이는 판독 데이타를 보유할 수 있는 판독 래치를 포함하며, 상기 판독 래치로부터 판독 데이타를 스캔하는 스캔 수단; 및 상기 판독 데이타를 공지된 데이타로 패딩하는 패딩 수단을 더 구비하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  29. 제28항에 있어서, 상기 패딩 수단은 상기 판독 데이타의 적어도 일부를 상기 판독 래치를 통해 반복하는 피드백 수단을 구비하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
  30. 제16항에 있어서, 상기 검사 데이타 워드는 동작을 수행하게 될 해당 이진 어드레스를 포함하고, 각각의 어레이에 대해 상기 시별된 어드레스가 상기 어레이의 어드레스 깊이를 초과하는지를 판정하는 판정 수단을 더 구비하는 어레이 내장 자체 검사 시스템에서의 가변 데이타 워드 폭 및 어레이 깊이 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970015606A 1996-06-28 1997-04-25 직렬 공유 abist 방식에서 가변 데이타 워드 폭 및 어레이 깊이를 처리하는 방법 및 장치 KR100239015B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/673,258 US5835502A (en) 1996-06-28 1996-06-28 Method and apparatus for handling variable data word widths and array depths in a serial shared abist scheme
US08/673,258 1996-06-28
US8/673,258 1996-06-28

Publications (2)

Publication Number Publication Date
KR980003623A true KR980003623A (ko) 1998-03-30
KR100239015B1 KR100239015B1 (ko) 2000-01-15

Family

ID=24701925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970015606A KR100239015B1 (ko) 1996-06-28 1997-04-25 직렬 공유 abist 방식에서 가변 데이타 워드 폭 및 어레이 깊이를 처리하는 방법 및 장치

Country Status (3)

Country Link
US (1) US5835502A (ko)
JP (1) JP3873130B2 (ko)
KR (1) KR100239015B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0837474B1 (en) * 1996-10-17 2005-02-02 STMicroelectronics S.r.l. Method for optimising a memory cell matrix for a semiconductor integrated microcontroller
US6041388A (en) * 1996-12-11 2000-03-21 Cypress Semiconductor Corporation Circuit and method for controlling memory depth
US6694461B1 (en) * 1999-07-26 2004-02-17 Ati International Srl System and method for testing integrated memories
US6675335B1 (en) * 1999-12-29 2004-01-06 Advanced Micro Devices, Inc. Method and apparatus for exercising external memory with a memory built-in self-test
US6658610B1 (en) * 2000-09-25 2003-12-02 International Business Machines Corporation Compilable address magnitude comparator for memory array self-testing
US6430096B1 (en) 2000-11-01 2002-08-06 International Business Machines Corporation Method for testing a memory device with redundancy
US6662133B2 (en) * 2001-03-01 2003-12-09 International Business Machines Corporation JTAG-based software to perform cumulative array repair
US6993692B2 (en) * 2003-06-30 2006-01-31 International Business Machines Corporation Method, system and apparatus for aggregating failures across multiple memories and applying a common defect repair solution to all of the multiple memories
US7536613B2 (en) * 2004-05-11 2009-05-19 International Business Machines Corporation BIST address generation architecture for multi-port memories
US7366953B2 (en) 2004-12-09 2008-04-29 International Business Machines Corporation Self test method and apparatus for identifying partially defective memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961254A (en) * 1974-12-20 1976-06-01 International Business Machines Corporation Testing embedded arrays
US4234934A (en) * 1978-11-30 1980-11-18 Sperry Rand Corporation Apparatus for scaling memory addresses
US4675808A (en) * 1983-08-08 1987-06-23 American Telephone And Telegraph Company At&T Bell Laboratories Multiplexed-address interface for addressing memories of various sizes
JPS63197151A (ja) * 1987-02-12 1988-08-16 Hitachi Ltd シリアルデ−タ転送方式
US4873671A (en) * 1988-01-28 1989-10-10 National Semiconductor Corporation Sequential read access of serial memories with a user defined starting address
JP2638091B2 (ja) * 1988-06-24 1997-08-06 ソニー株式会社 データ伝送方法
JPH0242699A (ja) * 1988-08-01 1990-02-13 Oki Electric Ind Co Ltd 半導体メモリ回路
US5237672A (en) * 1989-07-28 1993-08-17 Texas Instruments Incorporated Dynamically adaptable memory controller for various size memories
US5210839A (en) * 1990-12-21 1993-05-11 Sun Microsystems, Inc. Method and apparatus for providing a memory address from a computer instruction using a mask register
US5404474A (en) * 1992-01-10 1995-04-04 Digital Equipment Corporation Apparatus and method for addressing a variable sized block of memory
US5396608A (en) * 1993-06-28 1995-03-07 Analog Devices, Inc. Method and apparatus for accessing variable length words in a memory array
EP0632467A1 (en) * 1993-06-30 1995-01-04 International Business Machines Corporation Integrated circuit with a processor-based abist circuit

Also Published As

Publication number Publication date
KR100239015B1 (ko) 2000-01-15
JPH10106300A (ja) 1998-04-24
JP3873130B2 (ja) 2007-01-24
US5835502A (en) 1998-11-10

Similar Documents

Publication Publication Date Title
KR880014468A (ko) 메모리 테스트 방법 및 장치
US4680733A (en) Device for serializing/deserializing bit configurations of variable length
US6807646B1 (en) System and method for time slicing deterministic patterns for reseeding in logic built-in self-test
KR890004318A (ko) 온-칩 입력 데이타 레지스터를 갖고 있는 해독/기입 메모리
KR980003623A (ko) 직렬공유 abist 방식에서 가변 데이타 워드 폭 및 어레이 깊이를 처리하는 방법 및 장치
KR960042082A (ko) 매립 논리 회로 검사 시스템 및 그 검사 방법과 집적 회로 칩
KR900002331A (ko) 메모리 장치
GB2222461B (en) On chip testing of semiconductor memory devices
US4682330A (en) Hierarchical test system architecture
KR880008327A (ko) 내부 셀-리프레쉬 회로가 있는 모조-정적 메모리 장치
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR910005064A (ko) 제어신호 발생 방법 및 장치
KR920013472A (ko) 반도체 기억장치
JPH097397A (ja) メモリ・アレイ組込み自己テスト回路及びそのための方法
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR860003605A (ko) 반도체 메모리 장치
KR970076884A (ko) 반도체 메모리 장치의 멀티비트 테스트 회로 및 그 테스트 방법
KR880000960A (ko) 반도체 메모리
KR920013473A (ko) 에러검출 및 보정 방법과 그 시스템
AR246645A1 (es) Un aparato para el almacenamiento intermedio y la verificacion de paridad de datos digitales comunicados entre barras de datos primera y segunda.
KR960012005A (ko) 반도체 메모리
KR970023452A (ko) 플래쉬 메모리 장치
KR900008517A (ko) 다이나믹형 반도체기억장치와 그 기능 테스트장치 및 테스트 방법
US4819166A (en) Multimode scan apparatus
KR910014825A (ko) 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031006

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee