KR970077734A - 저 농도로 도핑된 드레인 영역을 가지는 모오스 트랜지스터 및 그 제조방법 - Google Patents

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야

게이트영역의 실리사이드층의 리프트현상을 억제하기 위한 저 농도로 도핑된 드레인 영역을 가지는 모오스 트랜지스터 및 그 제조방법에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제

실리사이드 리프팅현상을 억제하기 위한 저 농도로 도핑된 드레인 영역을 가지는 모오스 트랜지스터 및 그 제조방법을 제공함에 있다.

3. 발명의 해결방법의 요지

모오스 트랜지스터 제조방법에 있어서, 반도체 기판상에 활성화영역을 구분하기 위한 소자분리영역을 형성하고, 그 활성영역 전면에 게이트 산화막, 게이트층과 시릴사이드층을 차례로 증착하고, 포토레지스트를 증착 노광하여 게이트 영역을 형성하는 제1과정과, 상기 게이트영역을 오버랩하는 상기 게이트영역 보호용 보호막을 형성하고, 그 보호막, 활성화영역 및 소자분리영역 전면에 절연막을 증착하고, 그 절연막을 에치백하여 저농도로 도핑된 영역을 형성하기 위하여 상기 보호막 측벽에 소정폭의 스페이서를 형성하는 제2과정을 포함하는 것을 요지로 한다.

4. 발명의 중요한 용도

저 농도로 도핑된 드레인 영역을 가지는 모오스 트랜지스터 및 그 제조방법에 적합하다.

Description

저 농도로 도핑된 드레인 영역을 가지는 모오스 트랜지스터 및 그 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2F도는 본 발명의 일실시예에 다른 저 농도로 도핑된 드레인영역을 가지기 위하여 게이트영역 측벽 형성을 보이기 위한 도면.

Claims (5)

1. 모오스 트랜지스터 제조방법에 있어서; 반도체 기판상에 활성화영역을 구분하기 위한 소자분리영역을 형성하고, 그 활성영역 전면에 게이트 산화막, 게이트층과 시릴사이드층을 차례로 증착하고, 포토레지스트를 증착노광하여 게이트 영역을 형성하는 제1과정과, 상기 게이트영역을 오버랩하는 상기 게이트영역 보호용 보호막을 형성하고, 그 보호막, 활성영역 및 소자분리영역 전면에 절연막을 증착하고, 그 절연막을 에치백하여 저농도로 도핑된 영역을 형성하기 위하여 상기 보호막 측벽에 소정폭의 스페이서를 형성하는 제2과정을 포함하는 것을 특징으로 하는 모오스 트랜지스터 제조방법.
2. 제1항에 있어서, 상기 보호막은 상기 절연막과의 에치백 속도비가 다름을 특징으로 하는 모오스 트랜지스터 제조방법.
3. 제1항에 있어서, 상기 보호막은 산화막 재성장 공정시에 상기 실리사이드층이 리프팅되는 것을 특징으로 하는 모오스 트랜지스터 제조방법.
4. 제1항에 있어서; 상기 절연막은 저온의 분위기에서 증착됨을 특징으로 하는 모오스 트랜지스터 제조방법.
5. 게이트영역 에지부위의 핫캐리어 전자 이동을 억제하기 위한 저 농도 도핑된 드레인 영역을 가지는 모오스 트랜지스터에 있어서; 상기 게이트영역에 오버랩되어 산화막 재성장 공정시 상기 게이트영역의 실리사이드층이 리프트되는 것을 방지하기 위한 보호막과; 상기 보호막 측벽에 형성되고 저 농도 도핑 드레인 영역을 형성시 이용되는 측벽스페이서를 포함하는 것을 특징으로 하는 모오스 트랜지스터.

   ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.