KR970077239A - 폴리사이드 구조의 게이트 전극 형성 방법 - Google Patents
폴리사이드 구조의 게이트 전극 형성 방법 Download PDFInfo
- Publication number
- KR970077239A KR970077239A KR1019960015558A KR19960015558A KR970077239A KR 970077239 A KR970077239 A KR 970077239A KR 1019960015558 A KR1019960015558 A KR 1019960015558A KR 19960015558 A KR19960015558 A KR 19960015558A KR 970077239 A KR970077239 A KR 970077239A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gas
- gate electrode
- forming
- etching
- Prior art date
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 폴리사이드 구조의 게이트 전극 형성 방법에 관한 것으로, 본 발명에서는 폴리사이드 구조의 게이트 전극을 형성하기 위하여 반도체 기판상에 폴리실리콘층을 형성하는 단계와 상기 폴리실리콘층상에 실리사이드층을 형성하는 단계와, 상기 실리사이드층상에 1000 Å 이하의 두께를 가지는 산화막을 증착하는 단계와, 상기 산화막상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 상기 산화막, 실리사이드층 및 폴리실리콘층을 인-시튜(in-situ)로 에칭하는 단계를 포함한다. 본 발명에 의하면, 단순화 된 공정에 의해 폴리사이드 구조의 게이트 전극을 형성할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명에 의한 폴리사이드 구조의 게이트 전극 형성 방법을 설명하기 위한 단면도들이다.
Claims (2)
- 반도체 기판상에 폴리실리콘층을 형성하는 단계와 상기 폴리실리콘층상에 실리사이드층을 형성하는 단계와, 상기 실리사이드층상에 1000A 이하의 두께를 가지는 산화막을 증착하는 단계와, 상기 산화막상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 상기 산화막, 실리사이드층 및 폴리실리콘층을 인-시튜(in-situ)로 에칭하는 단계를 포함하는 것을 특징으로 하는 게이트 전극 형성 방법.
- 제1항에 있어서, 상기 산화막, 실리사이드층 및 폴리실리콘층을 인-시튜로 에칭하는 단계는 염소계 가스와 N2가스의 혼합 가스를 포함하는 제1에칭 가스와, 염소계 가스와 O2가스 또는 HBr 가스의 혼합 가스를 포함하는 제2에칭 가스를 이용하는 것을 특징으로 하는 게이트 전극 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015558A KR970077239A (ko) | 1996-05-11 | 1996-05-11 | 폴리사이드 구조의 게이트 전극 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015558A KR970077239A (ko) | 1996-05-11 | 1996-05-11 | 폴리사이드 구조의 게이트 전극 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970077239A true KR970077239A (ko) | 1997-12-12 |
Family
ID=66219975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015558A KR970077239A (ko) | 1996-05-11 | 1996-05-11 | 폴리사이드 구조의 게이트 전극 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970077239A (ko) |
-
1996
- 1996-05-11 KR KR1019960015558A patent/KR970077239A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003718A (ko) | 모스 전계 효과 트랜지스터 형성 방법 | |
| KR900002415A (ko) | 반도체 제조방법 | |
| KR970077239A (ko) | 폴리사이드 구조의 게이트 전극 형성 방법 | |
| KR20010045401A (ko) | 반도체 소자의 게이트 형성방법 | |
| KR970077220A (ko) | 반도체장치의 게이트 패턴 형성방법 | |
| KR980005630A (ko) | 반도체 장치의 백금전극 제조방법 | |
| KR970052761A (ko) | 반도체소자의 패턴 형성방법 | |
| KR970072203A (ko) | 폴리사이드 게이트 형성방법 | |
| KR970023732A (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR970072094A (ko) | 반도체 장치의 콘택 식각 방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR970077197A (ko) | 폴리사이드 구조의 게이트 전극 형성 방법 | |
| KR970018246A (ko) | 반도체 메모리 셀의 제조방법 | |
| KR980006068A (ko) | 반도체 장치의 아이솔레이션 방법 | |
| KR940016629A (ko) | 삼층감광막 패턴 형성방법 | |
| KR19980048839A (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| KR970054239A (ko) | 비휘발성 메모리장치 및 그 제조방법 | |
| KR970077232A (ko) | 반도체 장치의 스몰콘택홀 형성방법 | |
| KR980011687A (ko) | 반도체 장치의 패턴 형성 방법 | |
| KR970077692A (ko) | 반도체장치의 게이트 형성방법 | |
| KR970023816A (ko) | 멀티 레이어 식각 방법 | |
| KR970077358A (ko) | 반도체 장치의 트랜지스터의 게이트 전극 형성 방법 | |
| KR980012110A (ko) | 폴리사이드 게이트전극 제조방법 | |
| KR970052388A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |