KR970076864A - 불휘발성 반도체 메모리 장치 및 그것의 워드 라인 구동 방법 - Google Patents
불휘발성 반도체 메모리 장치 및 그것의 워드 라인 구동 방법 Download PDFInfo
- Publication number
- KR970076864A KR970076864A KR1019960015843A KR19960015843A KR970076864A KR 970076864 A KR970076864 A KR 970076864A KR 1019960015843 A KR1019960015843 A KR 1019960015843A KR 19960015843 A KR19960015843 A KR 19960015843A KR 970076864 A KR970076864 A KR 970076864A
- Authority
- KR
- South Korea
- Prior art keywords
- lines
- word lines
- voltage supply
- decoding
- bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Abstract
본 발명은 불휘발성 반도체 메모리는, 복수개의 워드 라인들을 가지는 메모리 셀 어레이와, 각 동작 모드에 대응하는 모드 전압들을 발생하는 전압 발생 회로와, 상호간은 전기적으로 절연되고 스위칭 회로를 통하여 전압 공급 회로와 워드 라인들에 각각 전기적으로 연결되는 전압 공급 통로들과, 스위칭 회로를 제어하여 전압공급 통로들이 전압 발생 회로와 선택적으로 전기적으로 연결되게 하는 제어 회로를 가지며, 모드 전압들에 의해 워드 라인들을 충전시킬 때 하나의 전압 공급 통로를 통하여 워드 라인들을 충전시키고, 충전된 상기 워드 라인들을 방전시킬 때에는 다른 전압 공급 통로를 통하여 방전이 이루어지도록 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 불휘발성 반도체 메모리 장치의 회로 구성을 보여주는 블럭도, 제4도는 제3도에 도시된 워드 라인 구동 회로의 바람직한 실시예의 일부를 예시하는 회로도.
Claims (15)
- 메모리 셀들의 구동을 위한 복수개의 워드 라인들과, 상기 메모리 셀들이 비트 라인들 및 공통 그라운드 라인들과 선택적으로 전기적으로 접속되도록 하기 위한 복수개의 선택 라인들을 가지는 메모리 셀 어레이(100)와; 모드들에 따라서 상기 워드 라인들 및 상기 선택 라인들을 선택적으로 구동하기 위한 복수개의 제1디코딩 전압들을 발생하는 제1프리디코딩 수단(200a)과; 상기 모드들에 따라서 상기 워드 라인들 및 상기 선택 라인들을 선택적으로 구동하기 위한 복수개의 제2디코딩 전압들을 발생하는 제2프리디코딩 수단(200b)과; 상기 제1프리디코딩 수단에 전기적으로 연결되어 상기 제1디코딩 전압들을 인가받는 제1버스 수단(204)과; 상기 제2프리디코딩 수단에 전기적으로 연결되어 상기 제2디코딩 전압들을 인가받는 제2버스 수단(206)과; 외부로부터 제공되는 소정의 메모리 모드 표시 신호들 및 어드레스 신호들을 디코딩하여 소정의 제어 신호들을 출력하는 디코딩 수단(400a) 및; 상기 제어 신호들에 응답하여 상기 제1버스 수단 및 상기 제2버스 수단이 상기 메모리 셀 어레이와 선택적으로 전기적으로 연결되게 하는 스위칭 수단(500)을 포함하는 불휘발성 반도체 메모리 장치.
- 제1항에 있어서, 상기 메모리 셀 어레이는 플래시 EEPROM셀 어레이인 불휘발성 반도체 메모리 장치.
- 제2항에 있어서, 상기 플래시 EEPROM 셀 어레이는, 프로그램, 프로그램 방전, 프로그램 검증, 소거 및, 소거 검증 모드들을 가지고; 상기 제1프리디코딩 수단 및 상기 제2프리디코딩 수단은, 상기 각 모드에 대응되는 상기 제1 및 제2디코딩 전압들을 각각 발생하는 불휘발성 반도체 메모리 장치.
- 제3항에 있어서, 상기 디코딩 수단은, 상기 프로그램 모드 및 상기 소거 모드 동안, 상기 제1버스 수단이 상기 메모리 셀 어레이와 전기적으로 절연되고 상기 제2버스 수단이 상기 메모리 셀 어레이와 전기적으로 연결되도록 상기 제어 신호들을 발생하는 불휘발성 반도체 메모리 장치.
- 제3항에 있어서, 상기 디코딩 수단은, 상기 프로그램 방전 모드와 상기 프로그램 방전 모드 및 상기 소거 검증 모드 동안, 상기 제1버스 수단이 상기 메모리 셀 어레이와 전기적으로 연결되고 상기 제2버스 수단이 상기 메모리 셀 어레이와 전기적으로 절연되도록 상기 제어 신호들을 발생하는 불휘발성 반도체 메모리 장치.
- 복수개의 메모리 블록들(102∼110)을 갖고, 상기 각 메모리 블럭은 복수개의 비트 라인들(BL1∼BLm), 메모리 셀들의 구동을 위한 복수개의 워드 라인들(WL1∼WLn), 공통 그라운드 라인, 상기 메모리 셀들이 상기 비트 라인들 및 상기 공통 그라운드 라인과 선택적으로 전기적으로 접속되도록 하기 위한 제1 및 제2선택 라인들(SSL,GSL)을 가지는 메모리 셀 어레이(100)와; 상기 워드 라인들 및 상기 선택 라인들을 선택적으로 구동하기 위한 복수개의 제1디코딩 전압들을 발생하는 제1프리디코더(200a)와; 상기 워드 라인들 및 상기 선택 라인들을 선택적으로 구동하기 위한 복수개의 제2디코딩 전압들을 발생하는 제2프리디코더(200b)와; 상기 제1프리디코더에 전기적으로 연결되어 상기 제1디코딩 전압들을 인가받는 제1버스(204)와; 상기 제2프리디코더에 전기적으로 연결되어 상기 제2디코딩 전압들을 인가받는 제2버스(206)와; 외부로부터 제공되는 소정의 메모리 모드 표시 신호들 및 블럭 어드레스 셋을 디코딩하여 소정의 제1 및 제2제어 신호들 (XD_R, XD_W)을 출력하는 디코더(400a) 및; 상기 메모리 블럭들에 각각 대응되는 복수개의 스위치 유니트들(502∼510)을 갖고, 상기 각 스위치 유니트는 상기 제1 및 제2제어 신호들에 응답하여 상기 버스들이 해당 메모리 블럭과 선택적으로 전기적으로 연결되게 하는 스위칭 수단(500)을 포함하는 불휘발성 반도체 메모리 장치.
- 제6항에 있어서, 상기 각 스위치 유니트는; 상기 제1제어 신호(XD_R)에 응답하여 해당 메모리 블럭의 워드 라인들 및 선택 라인들이 상기 제1버스와 선택적으로 전기적으로 연결되게 하는 제1게이트 수단과, 상기 제2제어 신호(XD_W)에 응답하여 해당 메모리 블럭의 워드 라인들 및 선택 라인들이 상기 제2버스와 선택적으로 전기적으로 연결되게 하는 제2게이트 수단을 포함하는 불휘발성 반도체 메모리 장치.
- 제7항에 있어서, 상기 제1 및 제2버스들 각각은, 상기 각 메모리 블럭의 워드 라인들 및 선택 라인들에 대응하는 복수개의 전압 공급 라인들을 가지는 불휘발성 반도체 메모리 장치.
- 제8항에 있어서, 상기 제1게이트 수단은, 상기 제1버스의 상기 전압 공급 라인들과 해당 메모리 블럭의 선택라인들 및 워드 라인들에 각각 접속되는 전류 통로들과, 상기 제1제어 신호가 인가되는 제어 단자들을 각각 가지는 복수개의 트랜지스터들을 포함하고; 상기 제2게이트 수단은, 상기 제2버스의 상기 전압 공급 라인들과 해당 메모리 블럭의 선택라인들 및 워드 라인들에 각각 접속되는 전류 통로들과, 상기 제2제어 신호가 인가되는 제어 단자들을 각각 가지는 복수개의 트랜지스터들을 포함하는 불휘발성 반도체 메모리 장치.
- 제9항에 있어서, 상기 블럭 메모리는 복수개의 트랜지스터들이 직렬로 접속되어 1개의 트랜지스터 스트링을 구성하고, 2개의 트랜지스터 스트링들이 1개의 컨택을 공유하는NAND 구조 메모리 셀 어레이를 가지는 불휘발성 반도체 메모리 장치.
- 제10항에 있어서, 상기 각 트랜지스터 스트링은, 드레인이 컨택 홀을 통하여 대응되는 비트 라인에 접속되고 게이트가 스트링 상기 제1선택 라인(SSL)에 접속되는 제1선택 트랜지스터와, 소오스가 상기 공통 그라운드 라인에 접속되고 게이트가 상기 제2선택 라인(GSL)에 접속되는 제2선택 트랜지스터와, 상기 선택 트랜지스터들 사이에 각각의 전류 통로들이 직렬로 접속되고 게이트들이 워드 라인들에 각각 접속되는 복수개의 플로팅게이트 트랜지스터들을 가지는 불휘발성 반도체 메모리 장치.
- 제9항, 제10항 및 제11항 중 어느 한 항에 있어서, 상기 제1 및 제2프리디코더들은, 프로그램,프로그램 방전, 프로그램 검증, 소거 및, 소거 검증 모드들에 각각 대응하는 상기 제1디코딩 전압들 및 상기 제2디코딩 전압들을 각각 발생하는 불휘발성 반도체 메모리 장치.
- 제12항에 있어서, 상기 디코더는 상기 프로그램 모드 및 상기 소거 모드 동안, 상기 제1버스의 상기 전압 공급 라인들이 해당 메모리 블럭의 선택 라인들 및 워드 라인들과 각각 전기적으로 절연되고 상기 제2버스의 상기 전압 공급 라인들이 상기 해당 메모리 블럭의 상기 선택 라인들 및 상기 워드 라인들과 각각 전기적으로 연결되도록 상기 제1 및 제2제어 신호들을 발생하는 불휘발성 반도체 메모리 장치.
- 제12항에 있어서, 상기 디코더는, 상기 프로그램 방전 모드와 상기 프로그램 방전 모드 및 상기 소거 검증 모드 동안, 상기 제1버스의 상기 전압 공금 라인들이 상기 해당 메모리 블럭의 상기 선택 라인들 및 상기 워드 라인들과 각각 전기적으로 연결되고 상기 제2버스의 상기 전압 공급 라인들이 상기 해당 메모리 블럭의 상기 선택 라인들 및 상기 워드 라인들과 각각 전기적으로 절연되도록 상기 제1 및 제2제어 신호들을 발생하는 불휘발성 반도체 메모리 장치.
- 복수개의 워드 라인들을 가지는 메모리 셀 어레이와, 각 동작 모드에 대응하는 모드 전압들을 발생하는 전압 발생 수단과, 상호간은 전기적으로 절연되고 스위칭 수단을 통하여 전압 공급 수단과 상기 워드 라인들에 각각 전기적으로 연결되는 적어도 2개 이상의 전압 공급 통로들과, 상기 스위칭 수단을 제어하여 상기 전압 공급 통로들이 상기 전압 발생 수단과 선택적으로 전기적으로 연결되게 하는 제어 수단을 가지는 불휘발성 반도체 메모리 장치의 워드 라인 구동 방법에 있어서 : 상기 모드 전압들에 의해 상기 워드 라인들을 충전시킬 때 상기 전압 공급 통로들 중 제1전압 공급 통로를 통하여 상기 워드 라인들을 충전하는 단계와; 충전된 상기 워드 라인들을 방전시킬 때 상기 제1전압 공급 통로가 상기 워드 라인들과 전기적으로 절연되게 하고 나머지 전압 공급 통로들 중 제2전압 공급 통로가 상기 워드 라인들과 전기적으로 연결되게 하여 상기 워드 라인들을 방전시키는 단계를 포함하며; 상기 제1전압 공급 통로가 방전되는 것을 막는 불휘발성 반도체 메모리 장치의 워드 라인 구동 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015843A KR0176116B1 (ko) | 1996-05-13 | 1996-05-13 | 불휘발성 반도체 메모리 장치 및 그것의 워드 라인 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960015843A KR0176116B1 (ko) | 1996-05-13 | 1996-05-13 | 불휘발성 반도체 메모리 장치 및 그것의 워드 라인 구동 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970076864A true KR970076864A (ko) | 1997-12-12 |
| KR0176116B1 KR0176116B1 (ko) | 1999-04-15 |
Family
ID=19458531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960015843A KR0176116B1 (ko) | 1996-05-13 | 1996-05-13 | 불휘발성 반도체 메모리 장치 및 그것의 워드 라인 구동 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0176116B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432884B1 (ko) * | 2001-08-28 | 2004-05-22 | 삼성전자주식회사 | 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치 |
| KR100842996B1 (ko) * | 2006-02-06 | 2008-07-01 | 주식회사 하이닉스반도체 | 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법 |
-
1996
- 1996-05-13 KR KR1019960015843A patent/KR0176116B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100432884B1 (ko) * | 2001-08-28 | 2004-05-22 | 삼성전자주식회사 | 공유된 행 선택 구조를 갖는 불 휘발성 반도체 메모리 장치 |
| KR100842996B1 (ko) * | 2006-02-06 | 2008-07-01 | 주식회사 하이닉스반도체 | 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0176116B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6587375B2 (en) | Row decoder for a nonvolatile memory device | |
| KR100228453B1 (ko) | 레벨 변환 회로 | |
| KR101060899B1 (ko) | 반도체 메모리 장치 및 이의 동작 방법 | |
| US7099211B2 (en) | Flash memory device capable of reducing test time and test method thereof | |
| US6738290B2 (en) | Semiconductor memory device | |
| KR940026971A (ko) | 불휘발성 반도체 기억장치 | |
| JP2001189087A (ja) | 半導体記憶装置 | |
| KR100898661B1 (ko) | 플래시 메모리 소자의 블럭 디코더 | |
| KR900019243A (ko) | Nand형 메모리셀블럭을 갖춘 불휘발성 반도체기억장치 | |
| KR20090036976A (ko) | 플래시 메모리소자 | |
| JP2002197882A (ja) | メモリセルデコーダ、これを備える半導体メモリ装置および不揮発性半導体メモリ装置の高電圧供給方法 | |
| KR950020740A (ko) | 불휘발성 반도체 메모리장치 | |
| US7440320B2 (en) | Row decoder for preventing leakage current and semiconductor memory device including the same | |
| KR950020731A (ko) | 신호선의 레벨유지를 위한 반도체기억장치 | |
| US7646640B2 (en) | Semiconductor memory device | |
| US5197029A (en) | Common-line connection for integrated memory array | |
| KR970076864A (ko) | 불휘발성 반도체 메모리 장치 및 그것의 워드 라인 구동 방법 | |
| US6493268B1 (en) | Circuit device for performing hierarchic row decoding in non-volatile memory devices | |
| US8422308B2 (en) | Block decoder of flash memory device | |
| US7710806B2 (en) | Memory device and method for improving speed at which data is read from non-volatile memory | |
| US20070076513A1 (en) | Decoder for memory device with loading capacitor | |
| KR20000027267A (ko) | 플래쉬 메모리 장치의 워드라인 디코더 | |
| KR100274440B1 (ko) | 가상 접지 메모리 어레이용 열 디코더 | |
| US7092302B2 (en) | Nonvolatile semiconductor memory device | |
| KR20010055444A (ko) | 플래시 메모리 장치의 워드 라인 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061030 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |