KR970073166A - 엠펙 시스템의 우선순위 처리회로 - Google Patents

엠펙 시스템의 우선순위 처리회로 Download PDF

Info

Publication number
KR970073166A
KR970073166A KR1019960011950A KR19960011950A KR970073166A KR 970073166 A KR970073166 A KR 970073166A KR 1019960011950 A KR1019960011950 A KR 1019960011950A KR 19960011950 A KR19960011950 A KR 19960011950A KR 970073166 A KR970073166 A KR 970073166A
Authority
KR
South Korea
Prior art keywords
controller
motion compensation
priority
generating
read
Prior art date
Application number
KR1019960011950A
Other languages
English (en)
Other versions
KR100194039B1 (ko
Inventor
김의규
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960011950A priority Critical patent/KR100194039B1/ko
Priority to CN97110321A priority patent/CN1114317C/zh
Priority to EP19970302517 priority patent/EP0802683A3/en
Priority to JP10205197A priority patent/JP3097739B2/ja
Priority to US08/845,054 priority patent/US6072543A/en
Publication of KR970073166A publication Critical patent/KR970073166A/ko
Application granted granted Critical
Publication of KR100194039B1 publication Critical patent/KR100194039B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

MPEG시스템의 제어 회로에 관한 것으로, 특히 MPEG1과 MPEG2를 이용한 복호화 장치의 다중 프로세서로 부터 발생되는 이벤트의 우선순위를 결정하고 동작을 제어하기 위한 MPEG 시스템의 우선순위 처리회로에 관한 것이다. 상기의 회로는 외부 메모리에 데이타 저장/독출할 상황 발생시에 기록/독축요구신호를 각각 발생하는 비디오 버퍼 검증 기록제어기 및 독출제어기와, 복원된 데이타의 입력에 응답하여 표시요구신호를 발생하는 표시제어기와, 상기 외부 메모리에 저장된 데이타의 움직임 보상이 요구되어질때 움직임 보상 독출/기록요구신호를 각각 발생하는 움직임 보상 독출제어기 및 기록제어기와, 상기 비디오 버퍼 검증 기록 제어기 및 비디오 버퍼 검출 독출제어기, 표시제어기, 움직임 보상 독출제어기 및 움직임 보상 기록제어기들로부터 각각 발생되는 각종 요구신호의 우선순위를 결정하고 정보처리 서어비스를 위한 서어비스 코드를 발생하는 우선순위 제어수단을 포함하여 구성된다.

Description

엠펙 시스템의 우선순위 처리회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 엠펙 시스템의 우선순위 처리회로의 블럭도, 제3도는 제2도에 도시된 우선순위 제어기의 구체적 실시예를 도시한 도면, 제4도는 본 발명에 따른 우선순위 상태 천이도.

Claims (2)

  1. 엠펙 시스템의 우선순위 처리회로에 있어서, 외부 메모리에 데이타 저장/독출할 상황 발생시에 기록/독출요구신호를 각각 발생하는 비디오 버퍼 검증 기록제어기 및 독출제어기와, 복원된 데이타의 입력에 응답하여 표시 요구신호를 발생하는 표시제어기와, 상기 외부 메모리에 저장된 데이타의 움직임 보상이 요구되어질때 움직임 보상 독출/기록요구신호를 각각 발생하는 움직임 보상 독출제어기 및 기록제어기와, 상기 비디오 버퍼 검증 기록 제어기 및 비디오 버퍼 검출 독출제어기, 표시제어기, 움직임 보상 독출제어기 및 움직임 보상 기록제어기들로부터 각각 발생되는 각종 요구신호의 우선순위를 결정하고 정보처리 서어비스를 위한 서어비스 코드를 발생하는 우선순위 제어수단을 포함하여 구성함을 특징으로 하는 엠펙 시스템의 우선순위 처리회로
  2. 제1항에 있어서, 상기 우선순위 제어수단은, 다수의 제어기로부터 발생된 요구 신호들을 래치하는 래치회로와, 상기 래치회로에 래치된 요구신호들의 각각의 출력단자에 일정한 우선순위로서 접속되어 있으며 상기 래치 된 요구신호들중 적어도 하나의 활성화에 응답하여 움직임 처리 홀드신호를 발생함과 동시에 상기 요구신호들의 활성화 상태를 우선순위를 디코딩하여 출력하는 우선순위 디코더와, 상기 움직임 처리 홀들신호에 응답하여 상기 우선순위 디코더의 출력을 정보처리 서어비스 코드로서 출력하는 멀티 플렉서와, 상기 다수의 제어기로부터 발생되는 완료신호의 활성화에 응답하여 상기 래치회로의 출력을 초기화하는 서어비스 종료 제어신호 발생회로로 구성함을 특징으로 하는 엠펙 시스템의 우선순위 처리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019960011950A 1996-04-19 1996-04-19 엠펙 시스템의 우선순위 처리회로 KR100194039B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960011950A KR100194039B1 (ko) 1996-04-19 1996-04-19 엠펙 시스템의 우선순위 처리회로
CN97110321A CN1114317C (zh) 1996-04-19 1997-04-04 Mpeg系统的优先次序处理电路
EP19970302517 EP0802683A3 (en) 1996-04-19 1997-04-14 Data priority processing for MPEG system
JP10205197A JP3097739B2 (ja) 1996-04-19 1997-04-18 Ｍｐｅｇシステムの優先順位処理回路
US08/845,054 US6072543A (en) 1996-04-19 1997-04-21 Priority order processing circuit and method for an MPEG system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011950A KR100194039B1 (ko) 1996-04-19 1996-04-19 엠펙 시스템의 우선순위 처리회로

Publications (2)

Publication Number Publication Date
KR970073166A true KR970073166A (ko) 1997-11-07
KR100194039B1 KR100194039B1 (ko) 1999-06-15

Family

ID=19456158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011950A KR100194039B1 (ko) 1996-04-19 1996-04-19 엠펙 시스템의 우선순위 처리회로

Country Status (5)

Country Link
US (1) US6072543A (ko)
EP (1) EP0802683A3 (ko)
JP (1) JP3097739B2 (ko)
KR (1) KR100194039B1 (ko)
CN (1) CN1114317C (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10303840A (ja) * 1997-04-25 1998-11-13 Sony Corp マルチチャンネル放送システム
JP3372864B2 (ja) * 1998-04-01 2003-02-04 日本電気株式会社 動画像伸長装置及び方法
US7630570B1 (en) * 1998-05-06 2009-12-08 At&T Intellectual Property Ii, L.P. Method and apparatus to prioritize video information during coding and decoding
JP2002027477A (ja) 2000-07-04 2002-01-25 Mitsubishi Electric Corp Ｍｐｅｇ画像処理装置およびそのデータ転送方法
GB2406184B (en) * 2003-09-17 2006-03-15 Advanced Risc Mach Ltd Data processing system
JP2005234794A (ja) * 2004-02-18 2005-09-02 Matsushita Electric Ind Co Ltd ファイルシステム制御装置
US7936933B2 (en) * 2005-11-18 2011-05-03 Microsoft Corporation Accelerating video data decoding
US20100246679A1 (en) * 2009-03-24 2010-09-30 Aricent Inc. Video decoding in a symmetric multiprocessor system
CN105107002B (zh) * 2015-09-23 2017-11-07 福建越特新材料科技有限公司 一种除臭型长效缓释固体植物精油的制备方法
US10089175B2 (en) * 2015-12-11 2018-10-02 Marvell World Trade Ltd. Queuing of decoding tasks according to priority in NAND flash controller

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4633392A (en) * 1982-04-05 1986-12-30 Texas Instruments Incorporated Self-configuring digital processor system with logical arbiter
US4796176A (en) * 1985-11-15 1989-01-03 Data General Corporation Interrupt handling in a multiprocessor computing system
US4803617A (en) * 1986-02-10 1989-02-07 Eastman Kodak Company Multi-processor using shared buses
CA2096584A1 (en) * 1992-05-28 1993-11-29 Frank H. Liao Variable length code decoder for video decompression operations
TW245871B (en) * 1994-08-15 1995-04-21 Gen Instrument Corp Method and apparatus for efficient addressing of dram in a video decompression processor
US6330644B1 (en) * 1994-10-27 2001-12-11 Canon Kabushiki Kaisha Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means

Also Published As

Publication number Publication date
JPH10108172A (ja) 1998-04-24
EP0802683A2 (en) 1997-10-22
EP0802683A3 (en) 2001-07-18
KR100194039B1 (ko) 1999-06-15
JP3097739B2 (ja) 2000-10-10
US6072543A (en) 2000-06-06
CN1114317C (zh) 2003-07-09
CN1167407A (zh) 1997-12-10

Similar Documents

Publication Publication Date Title
KR970073166A (ko) 엠펙 시스템의 우선순위 처리회로
KR880008173A (ko) 정보 처리장치
JPH08314795A (ja) 記憶装置の読み出し回路及び記憶システム
US5923815A (en) Apparatus and method for decoding MPEG video data
KR970029620A (ko) 마이크로 제어유닛을 접속하는 외부팽창 버스 인터패이스회로 및 이 외부팽창 버스 인터패이스 회로를 결합하는 디지탈 기록 및 재생장치
KR970007525B1 (ko) 어드레스 프로세싱 회로와 이를 이용한 반도체 기억장치
KR0185936B1 (ko) A/v디코더의 데이타 입력제어회로
KR970073094A (ko) 디지탈 영상신호 처리용 메모리 시스템
KR100238410B1 (ko) 가변 비트율 데이터관리 장치 및 방법이 포함된dvdp
KR940020408A (ko) 일반 가정용 비데오 카세트 레코더의 장시간 녹화제어장치 및 그 제어방법
US5151980A (en) Buffer control circuit for data processor
KR960018863A (ko) 화상출력장치 및 화상복호화 장치
JP2001119727A (ja) トランスポートストリーム発生器
SU964731A1 (ru) Буферное запоминающее устройство
KR970025144A (ko) 가변길이 복호화기의 메모리 인터페이스방법 및 회로
KR970002677B1 (ko) 콤팩트디스크그래픽(cd-g)플레이어의 초기화면깨짐방지장치
KR0127559Y1 (ko) 버퍼를 이용한 메모리 엑세스 장치
KR0165349B1 (ko) 시간코드 메모리를 공유하는 기록/재생장치
KR960033054A (ko) 비디오신호의 뮤트회로
JPH064480Y2 (ja) 半導体記憶装置
JP3161344B2 (ja) 復号化装置
CN117915018A (zh) 应用于多通道视频播放的内存管理方法与视频播放系统
KR960042377A (ko) 디에스피(dsp) 프로그램 다운로드 방법 및 그 장치
KR960011965A (ko) 엠피이지 스트림 재생장치 및 방법
KR930014334A (ko) 디지탈 서보용 오토 포커스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080130

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee