JP2001119727A - トランスポートストリーム発生器 - Google Patents
トランスポートストリーム発生器Info
- Publication number
- JP2001119727A JP2001119727A JP29547699A JP29547699A JP2001119727A JP 2001119727 A JP2001119727 A JP 2001119727A JP 29547699 A JP29547699 A JP 29547699A JP 29547699 A JP29547699 A JP 29547699A JP 2001119727 A JP2001119727 A JP 2001119727A
- Authority
- JP
- Japan
- Prior art keywords
- transport stream
- stream data
- transmission clock
- main memory
- hard disk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
(57)【要約】
【課題】 信頼性が高く、即時にトランスポートストリ
ームが出力できるトランスポートストリーム発生器を実
現することを目的にする。 【解決手段】 本発明は、伝送クロックを発生する伝送
クロック発生器と、トランスポートストリームデータを
記憶し、出力するハードディスクと、このハードディス
クのトランスポートストリームデータが入力され、伝送
クロックごとに、トランスポートストリームデータを出
力するＦＩＦＯメモリとを有するトランスポートストリ
ーム発生器に改良を加えたものである。本装置は、ＦＩ
ＦＯメモリからのトランスポートストリームデータを格
納するメインメモリと、このメインメモリにトランスポ
ートストリームデータを格納するまで、ＦＩＦＯメモリ
のトランスポートストリームデータを選択し、格納後、
メインメモリのトランスポートストリームデータを選択
し、出力するセレクタとを設けたことを特徴とする装置
である。
ームが出力できるトランスポートストリーム発生器を実
現することを目的にする。 【解決手段】 本発明は、伝送クロックを発生する伝送
クロック発生器と、トランスポートストリームデータを
記憶し、出力するハードディスクと、このハードディス
クのトランスポートストリームデータが入力され、伝送
クロックごとに、トランスポートストリームデータを出
力するＦＩＦＯメモリとを有するトランスポートストリ
ーム発生器に改良を加えたものである。本装置は、ＦＩ
ＦＯメモリからのトランスポートストリームデータを格
納するメインメモリと、このメインメモリにトランスポ
ートストリームデータを格納するまで、ＦＩＦＯメモリ
のトランスポートストリームデータを選択し、格納後、
メインメモリのトランスポートストリームデータを選択
し、出力するセレクタとを設けたことを特徴とする装置
である。
Description
【０００１】
【発明の属する技術分野】本発明は、信頼性が高く、即
時にトランスポートストリームが出力できるトランスポ
ートストリーム発生器に関するものである。
時にトランスポートストリームが出力できるトランスポ
ートストリーム発生器に関するものである。
【０００２】
【従来の技術】デジタル放送の圧縮符号化、多重化には
国際標準であるＭＰＥＧ（Moving Picture coding Expe
rts Group）２規格が使われている。このＭＰＥＧ２規
格のデジタル放送受信機器の試験装置として、トランス
ポートストリーム発生器がある。このような装置は、例
えば、特開平１０−２５７４８７号公報等に記載さてい
る。このトランスポートストリーム発生器を図２に示し
説明する。
国際標準であるＭＰＥＧ（Moving Picture coding Expe
rts Group）２規格が使われている。このＭＰＥＧ２規
格のデジタル放送受信機器の試験装置として、トランス
ポートストリーム発生器がある。このような装置は、例
えば、特開平１０−２５７４８７号公報等に記載さてい
る。このトランスポートストリーム発生器を図２に示し
説明する。
【０００３】図において、ハードディスク１１は、トラ
ンスポートストリームデータを記憶する。ＦＩＦＯ（Fi
rst In First Out）メモリ１２は、ライト信号、リード
信号に基づいて、ハードディスク１１のトランスポート
ストリームデータを入力し、出力する。ドライバ１３
は、ＦＩＦＯメモリ１２からのトランスポートストリー
ムデータを出力する。ＣＰＵ１４は、許可信号により、
ハードディスク１１のトランスポートストリームデータ
を読み出して、ＦＩＦＯメモリ１２にトランスポートス
トリームデータとライト信号とを与える。伝送クロック
発生器１５は、トランスポートストリームのシステムク
ロックである伝送クロックを発生し、ＦＩＦＯメモリ１
２にリード信号として与える。ＦＩＦＯ制御器１６は、
ＣＰＵ１４からのライト信号により、カウンタ値に”
１”を加算し、伝送クロック発生器１５からの伝送クロ
ックにより、カウンタ値に”１”を減算し、カウンタ値
が所定の値以下のとき、ＣＰＵ１４に書き込みを許可す
る許可信号を与える。
ンスポートストリームデータを記憶する。ＦＩＦＯ（Fi
rst In First Out）メモリ１２は、ライト信号、リード
信号に基づいて、ハードディスク１１のトランスポート
ストリームデータを入力し、出力する。ドライバ１３
は、ＦＩＦＯメモリ１２からのトランスポートストリー
ムデータを出力する。ＣＰＵ１４は、許可信号により、
ハードディスク１１のトランスポートストリームデータ
を読み出して、ＦＩＦＯメモリ１２にトランスポートス
トリームデータとライト信号とを与える。伝送クロック
発生器１５は、トランスポートストリームのシステムク
ロックである伝送クロックを発生し、ＦＩＦＯメモリ１
２にリード信号として与える。ＦＩＦＯ制御器１６は、
ＣＰＵ１４からのライト信号により、カウンタ値に”
１”を加算し、伝送クロック発生器１５からの伝送クロ
ックにより、カウンタ値に”１”を減算し、カウンタ値
が所定の値以下のとき、ＣＰＵ１４に書き込みを許可す
る許可信号を与える。
【０００４】このような装置の動作を以下に説明する。
ＣＰＵ１４は、ＦＩＦＯ制御器１６から許可信号を受け
ていると、ハードディスク１１からトランスポートスト
リームデータを読み出して、ＦＩＦＯメモリ１２にトラ
ンスポートストリームデータとライト信号とを与え、Ｆ
ＩＦＯメモリ１２にトランスポートストリームデータを
書き込む。このような動作を、ハードディスク１１に格
納されたトランスポートストリームデータの先頭から最
後尾までを繰り返し、読み出して行う。このとき、ＦＩ
ＦＯ制御器１６は、ＣＰＵ１４のライト信号を入力し、
カウンタ値に”１”加算する。
ＣＰＵ１４は、ＦＩＦＯ制御器１６から許可信号を受け
ていると、ハードディスク１１からトランスポートスト
リームデータを読み出して、ＦＩＦＯメモリ１２にトラ
ンスポートストリームデータとライト信号とを与え、Ｆ
ＩＦＯメモリ１２にトランスポートストリームデータを
書き込む。このような動作を、ハードディスク１１に格
納されたトランスポートストリームデータの先頭から最
後尾までを繰り返し、読み出して行う。このとき、ＦＩ
ＦＯ制御器１６は、ＣＰＵ１４のライト信号を入力し、
カウンタ値に”１”加算する。
【０００５】また、伝送クロック発生器１５が伝送クロ
ックを出力する。この伝送クロックをリード信号とし
て、ＦＩＦＯメモリ１２は、トランスポートストリーム
データを読み出して、ドライバ１３に与える。このトラ
ンスポートストリームデータをドライバ１３はトランス
ポートストリームとして出力する。このとき、ＦＩＦＯ
制御器１６は、伝送クロック発生器１５の伝送クロック
を入力し、カウンタ値に”１”減算する。
ックを出力する。この伝送クロックをリード信号とし
て、ＦＩＦＯメモリ１２は、トランスポートストリーム
データを読み出して、ドライバ１３に与える。このトラ
ンスポートストリームデータをドライバ１３はトランス
ポートストリームとして出力する。このとき、ＦＩＦＯ
制御器１６は、伝送クロック発生器１５の伝送クロック
を入力し、カウンタ値に”１”減算する。
【０００６】そして、ＦＩＦＯ制御器１６は、ＣＰＵ１
４のライト信号と伝送クロック発生器１５の伝送クロッ
クとにより、カウンタ値に加減算を行い、所定の値以下
ならば、ＣＰＵ１４に許可信号を与える。カウンタ値が
所定の値を越えたとき、ＣＰＵ１４に許可信号を与え
ず、ＣＰＵ１４にＦＩＦＯメモリ１２への書き込みを禁
止する。
４のライト信号と伝送クロック発生器１５の伝送クロッ
クとにより、カウンタ値に加減算を行い、所定の値以下
ならば、ＣＰＵ１４に許可信号を与える。カウンタ値が
所定の値を越えたとき、ＣＰＵ１４に許可信号を与え
ず、ＣＰＵ１４にＦＩＦＯメモリ１２への書き込みを禁
止する。
【０００７】このように、伝送クロックは固定周波数で
あるため、ＦＩＦＯメモリ１２の読み出しタイミングは
固定である。しかし、ＣＰＵ１４のＦＩＦＯメモリ１２
への書き込みタイミングは、ハードディスク１１のデー
タの書き込まれた位置により、シーク等が発生する。そ
のため、ハードディスク１１からトランスポートストリ
ームデータを読み出すタイミングがランダムとなり、Ｆ
ＩＦＯメモリ１２への書き込みタイミングもランダムと
なる。すなわち、ハードディスク１１からの読み出しタ
イミングと出力とが非同期なのをＦＩＦＯメモリ１２で
吸収している。
あるため、ＦＩＦＯメモリ１２の読み出しタイミングは
固定である。しかし、ＣＰＵ１４のＦＩＦＯメモリ１２
への書き込みタイミングは、ハードディスク１１のデー
タの書き込まれた位置により、シーク等が発生する。そ
のため、ハードディスク１１からトランスポートストリ
ームデータを読み出すタイミングがランダムとなり、Ｆ
ＩＦＯメモリ１２への書き込みタイミングもランダムと
なる。すなわち、ハードディスク１１からの読み出しタ
イミングと出力とが非同期なのをＦＩＦＯメモリ１２で
吸収している。
【０００８】また、ＦＩＦＯ制御器１６により、（伝送
クロック）＞（ＣＰＵ１４のＦＩＦＯメモリ１２への書
き込み時間）が成り立つときには、カウンタ値は一定値
を保ち、ＦＩＦＯメモリ１２がバッファとして動作す
る。
クロック）＞（ＣＰＵ１４のＦＩＦＯメモリ１２への書
き込み時間）が成り立つときには、カウンタ値は一定値
を保ち、ＦＩＦＯメモリ１２がバッファとして動作す
る。
【０００９】しかし、このような装置では、ハードディ
スク１１が常にアクセスされており、ディスクとヘッド
が常に接触し、クラッシュの危険性が非常に高い。ま
た、ハードディスク１１へ繰り返し書き込み、消去を行
っていると、フラグメンテーションが頻繁に発生する。
このフラグメンテーションが連続して発生すると、ハー
ドディスク１１の読み込みのスピードが低下してＦＩＦ
Ｏメモリ１２のトランスポートストリームデータが空に
なってしまい、連続して、トランスポートストリームデ
ータが出力できなくなってしまう。
スク１１が常にアクセスされており、ディスクとヘッド
が常に接触し、クラッシュの危険性が非常に高い。ま
た、ハードディスク１１へ繰り返し書き込み、消去を行
っていると、フラグメンテーションが頻繁に発生する。
このフラグメンテーションが連続して発生すると、ハー
ドディスク１１の読み込みのスピードが低下してＦＩＦ
Ｏメモリ１２のトランスポートストリームデータが空に
なってしまい、連続して、トランスポートストリームデ
ータが出力できなくなってしまう。
【００１０】そこで、図３に示すような装置が考えられ
る。図において、伝送クロック発生器２１は、伝送クロ
ックを発生する。アドレスカウンタ２２は、伝送クロッ
ク発生器２１の伝送クロックごとに、順次アドレスを出
力する。メインメモリ２３は、トランスポートストリー
ムデータを格納し、アドレスカウンタ２２のアドレスに
従って、トランスポートストリームデータを出力する。
ドライバ２４は、メインメモリ２３からのトランスポー
トストリームデータを入力し、トランスポートストリー
ムとして出力する。ハードディスク２５は、トランスポ
ートストリームデータを記憶する。ＣＰＵ２６は、ハー
ドディスク２５からトランスポートストリームデータを
読み出して、メインメモリ２３に書き込む。
る。図において、伝送クロック発生器２１は、伝送クロ
ックを発生する。アドレスカウンタ２２は、伝送クロッ
ク発生器２１の伝送クロックごとに、順次アドレスを出
力する。メインメモリ２３は、トランスポートストリー
ムデータを格納し、アドレスカウンタ２２のアドレスに
従って、トランスポートストリームデータを出力する。
ドライバ２４は、メインメモリ２３からのトランスポー
トストリームデータを入力し、トランスポートストリー
ムとして出力する。ハードディスク２５は、トランスポ
ートストリームデータを記憶する。ＣＰＵ２６は、ハー
ドディスク２５からトランスポートストリームデータを
読み出して、メインメモリ２３に書き込む。
【００１１】このような装置の動作を以下に説明する。
ＣＰＵ２６は、ハードディスク２５からトランスポート
ストリームデータを読み出して、メインメモリ２３に格
納する。また、ＣＰＵ２６は、演算によりトランスポー
トストリームデータを作成し、メインメモリ２３に書き
込む場合もある。
ＣＰＵ２６は、ハードディスク２５からトランスポート
ストリームデータを読み出して、メインメモリ２３に格
納する。また、ＣＰＵ２６は、演算によりトランスポー
トストリームデータを作成し、メインメモリ２３に書き
込む場合もある。
【００１２】そして、伝送クロック発生器２１が伝送ク
ロックを発生する。この伝送クロックごとに、アドレス
カウンタ２２は、アドレスをカウントアップして出力す
る。このアドレスを、メインメモリ２３は入力し、トラ
ンスポートストリームデータを出力する。このトランス
ポートストリームデータを、ドライバ２４を介して、ト
ランスポートストリームとして出力する。このような動
作を繰り返す。
ロックを発生する。この伝送クロックごとに、アドレス
カウンタ２２は、アドレスをカウントアップして出力す
る。このアドレスを、メインメモリ２３は入力し、トラ
ンスポートストリームデータを出力する。このトランス
ポートストリームデータを、ドライバ２４を介して、ト
ランスポートストリームとして出力する。このような動
作を繰り返す。
【００１３】このように、メインメモリ２３に格納した
後に、トランスポートストリームデータを順次出力して
いるので、データの転送速度による欠落は発生しない。
また、ハードディスクを、常時、用いていないので、信
頼性が高い。
後に、トランスポートストリームデータを順次出力して
いるので、データの転送速度による欠落は発生しない。
また、ハードディスクを、常時、用いていないので、信
頼性が高い。
【００１４】しかし、このような装置では、ＣＰＵ２６
により、メインメモリ２３にトランスポートストリーム
データを書き込む時間がかかってしまい、トランスポー
トストリームをすぐに出力できない。例えば、衛星放送
の１０分間のトランスポートストリームを、ＣＰＵ２６
により、ハードディスク２５からメインメモリ２３に書
き込む場合は、約３０分間かかってしまう。また、ＤＶ
Ｄビデオの１０分間のトランスポートストリームでは、
約５分間かかってしまう。
により、メインメモリ２３にトランスポートストリーム
データを書き込む時間がかかってしまい、トランスポー
トストリームをすぐに出力できない。例えば、衛星放送
の１０分間のトランスポートストリームを、ＣＰＵ２６
により、ハードディスク２５からメインメモリ２３に書
き込む場合は、約３０分間かかってしまう。また、ＤＶ
Ｄビデオの１０分間のトランスポートストリームでは、
約５分間かかってしまう。
【００１５】
【発明が解決しようとする課題】そこで、本発明の目的
は、信頼性が高く、即時にトランスポートストリームが
出力できるトランスポートストリーム発生器を実現する
ことにある。
は、信頼性が高く、即時にトランスポートストリームが
出力できるトランスポートストリーム発生器を実現する
ことにある。
【００１６】
【課題を解決するための手段】本発明は、伝送クロック
を発生する伝送クロック発生器と、トランスポートスト
リームデータを記憶し、出力するハードディスクと、こ
のハードディスクのトランスポートストリームデータが
入力され、前記伝送クロック発生器の伝送クロックごと
に、トランスポートストリームデータを出力するＦＩＦ
Ｏメモリとを有するトランスポートストリーム発生器に
おいて、前記ＦＩＦＯメモリからのトランスポートスト
リームデータを格納するメインメモリと、このメインメ
モリにトランスポートストリームデータを格納するま
で、前記ＦＩＦＯメモリのトランスポートストリームデ
ータを選択し、格納後、メインメモリのトランスポート
ストリームデータを選択し、出力するセレクタとを設け
たことを特徴とするものである。
を発生する伝送クロック発生器と、トランスポートスト
リームデータを記憶し、出力するハードディスクと、こ
のハードディスクのトランスポートストリームデータが
入力され、前記伝送クロック発生器の伝送クロックごと
に、トランスポートストリームデータを出力するＦＩＦ
Ｏメモリとを有するトランスポートストリーム発生器に
おいて、前記ＦＩＦＯメモリからのトランスポートスト
リームデータを格納するメインメモリと、このメインメ
モリにトランスポートストリームデータを格納するま
で、前記ＦＩＦＯメモリのトランスポートストリームデ
ータを選択し、格納後、メインメモリのトランスポート
ストリームデータを選択し、出力するセレクタとを設け
たことを特徴とするものである。
【００１７】このような本発明では、ハードディスクか
らのトランスポートストリームデータをＦＩＦＯメモリ
に格納する。そして、ＦＩＦＯメモリからのトランスポ
ートストリームデータを、セレクタを介して出力すると
共に、メインメモリに格納する。メインメモリ格納後、
セレクタを介して、メインメモリからトランスポートス
トリームデータを出力する。
らのトランスポートストリームデータをＦＩＦＯメモリ
に格納する。そして、ＦＩＦＯメモリからのトランスポ
ートストリームデータを、セレクタを介して出力すると
共に、メインメモリに格納する。メインメモリ格納後、
セレクタを介して、メインメモリからトランスポートス
トリームデータを出力する。
【００１８】
【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した構成
図である。ここで、図２と同一のものは同一符号を付し
説明を省略する。
形態を説明する。図１は本発明の一実施例を示した構成
図である。ここで、図２と同一のものは同一符号を付し
説明を省略する。
【００１９】図において、バッファ３１は、ＦＩＦＯメ
モリ１２からのトランスポートストリームデータを一時
保持する。メインメモリ３２は、バッファ３１からのト
ランスポートストリームデータを格納する。セレクタ３
３は、ＦＩＦＯメモリ１２からのトランスポートストリ
ームデータとメインメモリ３２からのトランスポートス
トリームデータとを選択し、ドライバ１３に出力する。
メインメモリ制御器３４は、伝送クロック発生器１５の
伝送クロックを入力し、メインメモリ３２の入出力制御
を行うと共に、セレクタ３３の切り換えを行う。
モリ１２からのトランスポートストリームデータを一時
保持する。メインメモリ３２は、バッファ３１からのト
ランスポートストリームデータを格納する。セレクタ３
３は、ＦＩＦＯメモリ１２からのトランスポートストリ
ームデータとメインメモリ３２からのトランスポートス
トリームデータとを選択し、ドライバ１３に出力する。
メインメモリ制御器３４は、伝送クロック発生器１５の
伝送クロックを入力し、メインメモリ３２の入出力制御
を行うと共に、セレクタ３３の切り換えを行う。
【００２０】このような装置の動作を以下で説明する。
ＣＰＵ１４は、ＦＩＦＯ制御器１６から許可信号を受け
ていると、ハードディスク１１からトランスポートスト
リームデータを読み出して、ＦＩＦＯメモリ１２にトラ
ンスポートストリームデータとライト信号とを与え、Ｆ
ＩＦＯメモリ１２にトランスポートストリームデータを
書き込む。このような動作を、ハードディスク１１に格
納されたトランスポートストリームデータの先頭から最
後尾まで行う。このとき、ＦＩＦＯ制御器１６は、ＣＰ
Ｕ１４のライト信号を入力し、カウンタ値に”１”加算
する。
ＣＰＵ１４は、ＦＩＦＯ制御器１６から許可信号を受け
ていると、ハードディスク１１からトランスポートスト
リームデータを読み出して、ＦＩＦＯメモリ１２にトラ
ンスポートストリームデータとライト信号とを与え、Ｆ
ＩＦＯメモリ１２にトランスポートストリームデータを
書き込む。このような動作を、ハードディスク１１に格
納されたトランスポートストリームデータの先頭から最
後尾まで行う。このとき、ＦＩＦＯ制御器１６は、ＣＰ
Ｕ１４のライト信号を入力し、カウンタ値に”１”加算
する。
【００２１】また、伝送クロック発生器１５が伝送クロ
ックを出力する。この伝送クロックをリード信号とし
て、ＦＩＦＯメモリ１２は、トランスポートストリーム
データを読み出して、バッファ３１、セレクタ３３に与
える。そして、バッファ３１は、トランスポートストリ
ームデータを一時保持する。このとき、ＦＩＦＯ制御器
１６は、伝送クロック発生器１５の伝送クロックを入力
し、カウンタ値に”１”減算する。
ックを出力する。この伝送クロックをリード信号とし
て、ＦＩＦＯメモリ１２は、トランスポートストリーム
データを読み出して、バッファ３１、セレクタ３３に与
える。そして、バッファ３１は、トランスポートストリ
ームデータを一時保持する。このとき、ＦＩＦＯ制御器
１６は、伝送クロック発生器１５の伝送クロックを入力
し、カウンタ値に”１”減算する。
【００２２】そして、ＦＩＦＯ制御器１６は、ＣＰＵ１
４のライト信号と伝送クロック発生器１５の伝送クロッ
クとにより、カウンタ値に加減算を行い、所定の値以下
ならば、ＣＰＵ１４に許可信号を与える。カウンタ値が
所定の値を越えたとき、ＣＰＵ１４に許可を与えず、Ｃ
ＰＵ１４にＦＩＦＯメモリ１２への書き込みを禁止す
る。
４のライト信号と伝送クロック発生器１５の伝送クロッ
クとにより、カウンタ値に加減算を行い、所定の値以下
ならば、ＣＰＵ１４に許可信号を与える。カウンタ値が
所定の値を越えたとき、ＣＰＵ１４に許可を与えず、Ｃ
ＰＵ１４にＦＩＦＯメモリ１２への書き込みを禁止す
る。
【００２３】メインメモリ制御器３４は、セレクタ３３
にＦＩＦＯメモリ１２からのトランスポートストリーム
データを選択させる。また、メインメモリ制御器３４
は、伝送クロック発生器１５の伝送クロックによりアド
レスを変化させて与え、メインメモリ３２にバッファ３
１のトランスポートストリームデータの書き込みを行
う。そして、伝送クロック発生器１５の伝送クロックを
入力し、カウントを行う。このカウントにより、メイン
メモリ制御器３４は、トランスポートストリームデータ
の一巡を検出し、セレクタ３３にメインメモリ３２から
のトランスポートストリームデータを選択させる。そし
て、メインメモリ制御器３４は、伝送クロック発生器１
５の伝送クロックによりアドレスを変化させて与える。
メインメモリ３２はトランスポートストリームデータを
セレクタ３３に出力する。
にＦＩＦＯメモリ１２からのトランスポートストリーム
データを選択させる。また、メインメモリ制御器３４
は、伝送クロック発生器１５の伝送クロックによりアド
レスを変化させて与え、メインメモリ３２にバッファ３
１のトランスポートストリームデータの書き込みを行
う。そして、伝送クロック発生器１５の伝送クロックを
入力し、カウントを行う。このカウントにより、メイン
メモリ制御器３４は、トランスポートストリームデータ
の一巡を検出し、セレクタ３３にメインメモリ３２から
のトランスポートストリームデータを選択させる。そし
て、メインメモリ制御器３４は、伝送クロック発生器１
５の伝送クロックによりアドレスを変化させて与える。
メインメモリ３２はトランスポートストリームデータを
セレクタ３３に出力する。
【００２４】そして、セレクタ３３が選択したトランス
ポートストリームデータをドライバ１３は入力し、トラ
ンスポートストリームを出力する。
ポートストリームデータをドライバ１３は入力し、トラ
ンスポートストリームを出力する。
【００２５】このように、トランスポートストリームが
一巡するまでは、ハードディスク１１からのトランスポ
ートストリームデータを出力すると共に、メインメモリ
３２に格納し、一巡後は、メインメモリ３２からトラン
スポートストリームデータを出力するので、即時にトラ
ンスポートストリームを出力することができる。また、
一巡までしかハードディスク１１にアクセスする必要が
ないので、信頼性を高くすることができる。
一巡するまでは、ハードディスク１１からのトランスポ
ートストリームデータを出力すると共に、メインメモリ
３２に格納し、一巡後は、メインメモリ３２からトラン
スポートストリームデータを出力するので、即時にトラ
ンスポートストリームを出力することができる。また、
一巡までしかハードディスク１１にアクセスする必要が
ないので、信頼性を高くすることができる。
【００２６】なお、本発明はこれに限定されるものでは
なく、ＦＩＦＯ制御器１６を設けない構成でもよいが、
信頼性が低下するので設けることが好適であるのは、い
うまでもない。
なく、ＦＩＦＯ制御器１６を設けない構成でもよいが、
信頼性が低下するので設けることが好適であるのは、い
うまでもない。
【００２７】また、図１に示す装置を図２，３に示す装
置のように使用していてもよい。つまり、セレクタ３３
を、ＦＩＦＯメモリ１２に選択したままの状態で、ハー
ドディスク１１のトランスポートストリームデータを出
力する構成でもよい。また、セレクタ３３を、メインメ
モリ３２に選択したままの状態で、ハードディスク１１
のトランスポートストリームデータをメインメモリ３２
に格納した後、メインメモリ３２のトランスポートスト
リームデータを出力する構成にしてもよい。
置のように使用していてもよい。つまり、セレクタ３３
を、ＦＩＦＯメモリ１２に選択したままの状態で、ハー
ドディスク１１のトランスポートストリームデータを出
力する構成でもよい。また、セレクタ３３を、メインメ
モリ３２に選択したままの状態で、ハードディスク１１
のトランスポートストリームデータをメインメモリ３２
に格納した後、メインメモリ３２のトランスポートスト
リームデータを出力する構成にしてもよい。
【００２８】
【発明の効果】本発明によれば、ハードディスクのトラ
ンスポートストリームデータを出力すると共に、メイン
メモリに格納し、格納後は、メインメモリからトランス
ポートストリームデータを出力するので、即時にトラン
スポートストリームを出力することができる。また、メ
インメモリへの格納までしかハードディスクにアクセス
する必要がないので、信頼性を高くすることができる。
ンスポートストリームデータを出力すると共に、メイン
メモリに格納し、格納後は、メインメモリからトランス
ポートストリームデータを出力するので、即時にトラン
スポートストリームを出力することができる。また、メ
インメモリへの格納までしかハードディスクにアクセス
する必要がないので、信頼性を高くすることができる。
【図１】本発明の一実施例を示した構成図である。
【図２】従来のトランスポートストリーム発生器の構成
を示した図である。
を示した図である。
【図３】従来のトランスポートストリーム発生器の他の
構成を示した図である。
構成を示した図である。
１１ ハードディスク １２ ＦＩＦＯメモリ １５ 伝送クロック発生器 ３２ メインメモリ ３３ セレクタ
Claims (1)
- 【請求項１】 伝送クロックを発生する伝送クロック発
生器と、 トランスポートストリームデータを記憶し、出力するハ
ードディスクと、 このハードディスクのトランスポートストリームデータ
が入力され、前記伝送クロック発生器の伝送クロックご
とに、トランスポートストリームデータを出力するＦＩ
ＦＯメモリとを有するトランスポートストリーム発生器
において、 前記ＦＩＦＯメモリからのトランスポートストリームデ
ータを格納するメインメモリと、 このメインメモリにトランスポートストリームデータを
格納するまで、前記ＦＩＦＯメモリのトランスポートス
トリームデータを選択し、格納後、メインメモリのトラ
ンスポートストリームデータを選択し、出力するセレク
タとを設けたことを特徴とするトランスポートストリー
ム発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29547699A JP3546425B2 (ja) | 1999-10-18 | 1999-10-18 | トランスポートストリーム発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29547699A JP3546425B2 (ja) | 1999-10-18 | 1999-10-18 | トランスポートストリーム発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001119727A true JP2001119727A (ja) | 2001-04-27 |
| JP3546425B2 JP3546425B2 (ja) | 2004-07-28 |
Family
ID=17821106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29547699A Expired - Fee Related JP3546425B2 (ja) | 1999-10-18 | 1999-10-18 | トランスポートストリーム発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3546425B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140741A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 画像圧縮伸長装置 |
| JP2008092487A (ja) * | 2006-10-05 | 2008-04-17 | Will:Kk | 信号発生装置 |
-
1999
- 1999-10-18 JP JP29547699A patent/JP3546425B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006140741A (ja) * | 2004-11-11 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 画像圧縮伸長装置 |
| US7903885B2 (en) | 2004-11-11 | 2011-03-08 | Panasonic Corporation | Data converting apparatus and method |
| JP4690016B2 (ja) * | 2004-11-11 | 2011-06-01 | パナソニック株式会社 | 画像圧縮伸長装置 |
| JP2008092487A (ja) * | 2006-10-05 | 2008-04-17 | Will:Kk | 信号発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3546425B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812789A (en) | Video and/or audio decompression and/or compression device that shares a memory interface | |
| US6728824B1 (en) | Method and apparatus for controlling multi-channel bitstreams | |
| EP0714213B1 (en) | MPEG2 transport decoder | |
| US6538692B2 (en) | Dynamic data storage control method and system | |
| US6459738B1 (en) | Method and apparatus for bitstream decoding | |
| US8009741B2 (en) | Command packet system and method supporting improved trick mode performance in video decoding systems | |
| JP3693702B2 (ja) | 逆トランスポート・プロセッサに関する媒体エラー・コード発生器 | |
| KR100192504B1 (ko) | 엠펙2 트랜스포트 디코더의 데이타 입출력장치 | |
| US5828425A (en) | Apparatus for decoding video data | |
| US5793384A (en) | Image decoder with bus arbitration circuit | |
| US6285789B1 (en) | Variable length code decoder for MPEG | |
| US5923815A (en) | Apparatus and method for decoding MPEG video data | |
| US6313766B1 (en) | Method and apparatus for accelerating software decode of variable length encoded information | |
| US6072543A (en) | Priority order processing circuit and method for an MPEG system | |
| JP2001119727A (ja) | トランスポートストリーム発生器 | |
| US6339669B1 (en) | Picture-reproducing apparatus | |
| KR100259295B1 (ko) | 메모리 제어 장치 | |
| KR0166853B1 (ko) | 디지탈 영상신호 처리용 메모리 시스템 | |
| US9508389B2 (en) | System, method, and apparatus for embedding personal video recording functions at picture level | |
| KR0185936B1 (ko) | A/v디코더의 데이타 입력제어회로 | |
| KR100223174B1 (ko) | Mpeg2 디코더에서 런레벨디코더와 움직임보상부의 동작제어장치 | |
| US6975809B1 (en) | Method and apparatus for passing clear DVD data in a computer | |
| KR100525373B1 (ko) | 비디오 플레이어 및 비디오 플레이어의 고속 감기제어 방법 | |
| KR20020014959A (ko) | 오버플로 제어기능을 갖는 비디오 디코딩 시스템 | |
| KR100284564B1 (ko) | 데이터 처리 속도 변환방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040404 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |