KR970071269A - 집적디지탈처리장치 및 그 동작검사방법. - Google Patents

집적디지탈처리장치 및 그 동작검사방법. Download PDF

Info

Publication number
KR970071269A
KR970071269A KR1019970014681A KR19970014681A KR970071269A KR 970071269 A KR970071269 A KR 970071269A KR 1019970014681 A KR1019970014681 A KR 1019970014681A KR 19970014681 A KR19970014681 A KR 19970014681A KR 970071269 A KR970071269 A KR 970071269A
Authority
KR
South Korea
Prior art keywords
circuit
external memory
line
external
access
Prior art date
Application number
KR1019970014681A
Other languages
English (en)
Inventor
제임스 엘. 탤먼
존 다이억스
Original Assignee
그리피스 볼덴 지
텍트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그리피스 볼덴 지, 텍트로닉스 인코포레이티드 filed Critical 그리피스 볼덴 지
Publication of KR970071269A publication Critical patent/KR970071269A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/20—Cathode-ray oscilloscopes
    • G01R13/22—Circuits therefor
    • G01R13/34—Circuits for representing a single waveform by sampling, e.g. for very high frequencies
    • G01R13/345—Circuits for representing a single waveform by sampling, e.g. for very high frequencies for displaying sampled signals by using digital processors by intermediate A.D. and D.A. convertors (control circuits for CRT indicators)

Abstract

본 발명은 집적디지탈처리장치 및 그 동작검사방법에 관한 것이다. 집적된 다수의 디지탈 처리장치는 어떤 회로가 처리장치에 의하여 사용된 외부메모리에 액세스하는가를 나타내는 신호를 제공하는 외부-액세스가능한 태그라인을 가진다. 처리장치는 복수의 디지탈프로세서회로와, DRAM 리프레시로직회로와, 외부프로세서로부터 메모리액세스신호를 받는 외부-액세스가능한 라인과, 그리고 디지탈프로세서회로, 리프레시로직회로 또는 외부프로세서중 어느 것이 외부메모리에 액세스하는가를 결정하는 아비트레이션회로를 포함한다. 태그라인의 신호를 아비트레이션 회로에 의하여 제공되고, 상기 회로중 어느 것이 외부메모리에 어떤 순간에 액세스하는가를 나타낸다. 바람직하게는, M-to-N라인 에코더를 아비트레이션회로와 외부-액세스가능한 태그라인 사이에 배설하여 외부메모리에 액세스하는 회로를 식별하는데 필요한 태그라인의 수를 최소화한다.

Description

집적디지탈처리장치 및 그 동작검사방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 집적디지탈처리장치의 블록도.

Claims (17)

  1. 외부메모리와 통신하기에 적합한 집적디지탈처리장치로서, 상기 디지탈처리장치내에 있는 복수의 디지탈프로세서회로와, 어느 회로가 외부메모리에 액세스하는가에 결정하는 외부메모리 액세스아비트레이션회로와, 어떤 회로가 외부메모리에 액세스하는가를 나타내는 신호를 제공하는 상기 아비트레이션회로에 하나 이상의 외부-액세스가능한 태그라인과로 이루어지는 것을 특징으로 하는 집적디지탈처리장치.
  2. 청구항 1에 있어서, 또한 다이나믹 랜덤액세스메모리 리프레시회로로 이루어지고, 외부메모리는 다이나믹 랜덤액세스메모리이고, 상기 리프레시회로에 의한 상기 외부메모리에의 액세스는 상기 아비트레이션회로에 의하여 결정하는 것을 특징으로 하는 처리장치.
  3. 청구항 2에 있어서, 또한 외부디지탈프로세서회로로부터 외부메모리액세스신호를 수신하는 상기 아비트레이션회로에의 하나 이상의 외부-액세스가능한 프로세서라인으로 이루어지고, 상기 외부프로세서회로에 의한 상기 외부메모리에의 액세스는 상기 아비트레이션회로에 의하여 결정되는 것을 특징으로 하는 처리장치.
  4. 청구항 3에 있어서, 또한 외부메모리어드레스, 데이타 및 외부메모리컨트롤 신호를 반송(搬送)하는 상기 아비트레이션회로에의 외부-액세스가능한 메모리라인으로 이루어지는 것을 특징으로 하는 처리장치.
  5. 청구항 4에 있어서, 또한 어느 회로가 외부메모리에 엑세스하는가를 결정하는데 필요한 태그라인의 수를 저감하기 위하여 상기 아비트레이션회로와 상기 태그 라인 사이에 전기적으로 배열된 M-to-N라인 엔코더로 이루어지는 것을 특징으로 하는 처리장치.
  6. 청구항 1에 있어서, 또한 외부디지탈프로세서회로로부터 외부메모리액세스신호를 수신하는 상기 아비트레이션회로에의 하나 이상의 외부-액세스가능한 프로세서라인으로 이루어지고, 상기 외부프로세서회로에 의한 상기 외부메모리에의 액세스는 상기 아비트레이션회로에 의하여 결정되는 것을 특징으로 하는 처리장치.
  7. 청구항 1에 있어서, 또한 외부메모리어드레스, 데이타 및 외부메모리컨트롤 신호를 반송(搬送)하는 상기 아비트레이션회로에의 외부-액세스가능한 메모리라인으로 이루어지는 것을 특징으로 하는 처리장치.
  8. 청구항 1에 있어서, 또한 어느 회로가 외부메모리에 엑세스하는가를 결정하는데 필요한 태그라인의 수를 저감하기 위하여 상기 아비트레이션회로와 상기 태그 라인 사이에 전기적으로 배열된 M-to-N라인 엔코더로 이루어지는 것을 특징으로 하는 처리장치.
  9. 외부메모리와 통신하기에 적합하고, 복수의 디지탈프로세서회로와 어느 회로가 외부메모리에 액세스하는가를 결정하는 외부메모리액세스아비트레이션회로를 가지는 집적디지탈처리장치에 있어서, 어떤 회로가 외부 메모리에 액세스하는가를 나타내는 신호를 제공하는 상기 아비트레이션회로에 하나 이상의 외부-액세스가능한 태그라인으로 이루어지는 것을 특징으로 하는 집적디지탈처리장치.
  10. 청구항 9에 있어서, 또한 어느 회로가 외부메모리에 엑세스하는가를 결정하는데 필요한 태그라인의 수를 저감하기 위하여 상기 아비트레이션회로와 상기 태그 라인 사이에 전기적으로 배열된 M-to-N라인 엔코더로 이루어지는 것을 특징으로 하는 처리장치.
  11. 외부메모리와 통신하기에 적합하고, 복수의 디지탈프로세서회로와 어느 회로가 외부메모리에 액세스하는가를 결정하는 외부메모리액세스아비트레이션회로를 가지는 집적디지탈처리장치와, 외부메모리라인을 통하여 디지탈처리장치에 연결된 메모리회로와를 포함하는 디지탈처리시스템의 동작검사방법에 있어서, 처리장치에 외부에 액세스가능하고, 어느 회로가 외부메모리에 액세스하는가를 나타내는 신호를 반송하는 아비트레인션회로에 태그라인을 제공하고, 외부메모리라인의 신호를 검출하여 어느 회로가 외부메모리에 액세스하는가를 결정하는 동안 태그라인의 신호를 검출하여 이루어지는 것을 특징으로 하는 디지탈처리시스템의 동작검사 방법.
  12. 청구항 11에 있어서, 또한 어느 회로가 외부메모리에 엑세스하는가를 결정하는데 필요한 태그라인의 수를 저감하기 위하여 상기 아비트레이션회로와 상기 태그 라인 사이에 전기적으로 배열된 M-to-N라인 엔코더로 처리장치내에 배설하여 이루어지는 것을 특징으로 하는 방법.
  13. 청구항 11에 있어서, 또한 외부-액세스가능한 프로세서라인을 아비트레이션 회로에 배설하여, 외부디지탈프로세서회로에 의하여 외부-액세스가능한 프로세서 라인을 통한 외부메모리에의 액세스가 아비트레이션 회로에 의하여 결정되어 이루어지는 것을 특징으로 하는 방법.
  14. 청구항 11에 있어서, 또한 다이나믹 랜덤액세스메모리 리프레시회로를 배설하여 이루어지고, 외부메모리는 다이나믹 랜덤액세스메모리이고, 상기 리프레시회로에 의한 외부메모리에의 액세스는 아비트레이션회로에 의하여 결정되는 것을 특징으로 하는 방법.
  15. 청구항 11에 있어서, 상기 검출은 로직애널라이저장치를 사용하여 행하는 것을 특징으로 하는 방법.
  16. 청구항 15에 있어서, 또한 상기 로직애널라이저장치에 의하여 검출된 데이타를 또 다른 처리를 위하여 다른 컴퓨터에 제공하여 이루어지는 것을 특징으로 하는 방법.
  17. 청구항 11에 있어서, 또한 검출된 신호를 또 다른 처리를 위하여 다른 컴퓨터에 제공하여 이루어지는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970014681A 1996-04-25 1997-04-21 집적디지탈처리장치 및 그 동작검사방법. KR970071269A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/638,058 1996-04-25
US08/638,058 US5771345A (en) 1996-04-25 1996-04-25 Integrated digital processing device and method for examining the operation thereof

Publications (1)

Publication Number Publication Date
KR970071269A true KR970071269A (ko) 1997-11-07

Family

ID=24558467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014681A KR970071269A (ko) 1996-04-25 1997-04-21 집적디지탈처리장치 및 그 동작검사방법.

Country Status (4)

Country Link
US (1) US5771345A (ko)
EP (1) EP0803820A3 (ko)
JP (1) JPH1091471A (ko)
KR (1) KR970071269A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10269767A (ja) * 1997-03-19 1998-10-09 Mitsubishi Electric Corp 半導体装置
US6311327B1 (en) * 1998-03-02 2001-10-30 Applied Microsystems Corp. Method and apparatus for analyzing software in a language-independent manner
EP1067461B1 (en) * 1999-07-08 2013-04-24 Texas Instruments France Unified memory management system for multi process heterogeneous architecture
US6973417B1 (en) 1999-11-05 2005-12-06 Metrowerks Corporation Method and system for simulating execution of a target program in a simulated target system
US7509391B1 (en) 1999-11-23 2009-03-24 Texas Instruments Incorporated Unified memory management system for multi processor heterogeneous architecture
WO2002041009A2 (en) * 2000-11-17 2002-05-23 Lecroy Corporation Oscilloscope panel capture and implementation
US7747828B2 (en) * 2004-11-17 2010-06-29 Integrated Device Technology, Inc. Systems and methods for monitoring and controlling binary state devices using a memory device
JP4902640B2 (ja) * 2006-03-10 2012-03-21 パナソニック株式会社 集積回路、及び集積回路システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214334B (en) * 1988-01-05 1992-05-06 Texas Instruments Ltd Integrated circuit
US4536839A (en) * 1982-03-30 1985-08-20 Mai Basic Four, Inc. Memory request arbitrator
JP2872259B2 (ja) * 1989-03-17 1999-03-17 株式会社日立製作所 マルチプロセッサシステム
US5317711A (en) * 1991-06-14 1994-05-31 Integrated Device Technology, Inc. Structure and method for monitoring an internal cache

Also Published As

Publication number Publication date
EP0803820A2 (en) 1997-10-29
JPH1091471A (ja) 1998-04-10
US5771345A (en) 1998-06-23
EP0803820A3 (en) 1999-10-20

Similar Documents

Publication Publication Date Title
EP0518367A1 (en) System for determining pluggable memory characteristics
ATE253237T1 (de) Speicherkarte, speicherzugriffsverfahren und speicherzugriffsanordnung
KR920010653A (ko) 메모리 불량 해석 장치
KR930005200A (ko) 메모리 모듈, 메모리 모듈의 제어방법 및 메모리 모듈을 사용하기 위한 고장비트 테이블을 설정하기 위한 방법
KR840001729A (ko) 디지탈 테스터 국부 메모리 데이타 저장 시스템
KR960008565A (ko) 제어된 버스트 메모리 액세스 기능을 갖는 데이타 처리기 및 그 방법
KR970051455A (ko) 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
KR960043411A (ko) 메모리를 구비한 배터리에 의해 동작되는 전자 장치 및 그 배터리 동작 방법
TW366430B (en) IC testing device and method
US5109382A (en) Method and apparatus for testing a memory
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR900019050A (ko) 반도체 집적회로 장치
KR970071269A (ko) 집적디지탈처리장치 및 그 동작검사방법.
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR970067367A (ko) 단일칩 동기식 다이너믹 랜덤 억세스 메모리(dram) 시스템
KR970076884A (ko) 반도체 메모리 장치의 멀티비트 테스트 회로 및 그 테스트 방법
KR910001542A (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
KR970049243A (ko) 반도체 메모리 디바이스의 구분방법
KR900016872A (ko) 메모리 용량이 확장 가능한 데이타 처리 장치
KR950006876A (ko) 롤콜 회로
KR880011664A (ko) 마이크로컴퓨터 시스템
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치
KR960006008A (ko) 병렬 테스트 회로를 포함한 메모리 소자
CN114968651A (zh) 具有攻击防护结构的系统

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid