KR970067711A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR970067711A
KR970067711A KR1019960006720A KR19960006720A KR970067711A KR 970067711 A KR970067711 A KR 970067711A KR 1019960006720 A KR1019960006720 A KR 1019960006720A KR 19960006720 A KR19960006720 A KR 19960006720A KR 970067711 A KR970067711 A KR 970067711A
Authority
KR
South Korea
Prior art keywords
gate electrode
spacer
semiconductor substrate
forming
ldd
Prior art date
Application number
KR1019960006720A
Other languages
English (en)
Other versions
KR0179294B1 (ko
Inventor
정경윤
박병주
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960006720A priority Critical patent/KR0179294B1/ko
Publication of KR970067711A publication Critical patent/KR970067711A/ko
Application granted granted Critical
Publication of KR0179294B1 publication Critical patent/KR0179294B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 그 구성은, 반도체 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극 한쪽 측면에 스페이서를 형성하는 단계, 상기 반도체 기판 내에 소오스/드레인 영역을 한정하는 단계, 상기 게이트 전극의 스페이서를 제거하고 LDD 영역을 한정하는 단계로 이루어진다.
본 발명에 따르면, 기존의 소자특성을 그대로 살리면서 공정 진행에 있어 LDD 부분의 형성을 포토 공정 대신에 자기 정렬 방식을 사용함으로써 포토 미스얼라인에 의한 에러를 없애고 고온 저압 절연막(HLD)증착시에 두께를 조절함으로써 LDD길이의 컨트롤이 용이하다.

Description

반도체 장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도 (a)∼(e)는 본 발명의 실시예에 따른 반도체 장치의 제조방법을 나타낸 공정 단면도

Claims (4)

  1. 반도체 기판상에 게이트 절연막 및 게이트 전극을 형성하는 단계; 상기 게이트 전극 한 측면에 스페이서를 형성하는 단계: 상기 반도체 기판 내에 소오스/드레인 영역을 한정하는 단계; 및 상기 게이트 전극의 스페이서를 제거하고 LDD 영역을 한정하는 단게로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  2. 제1항에 있어서, 상기 스페이서 형성단계는, 상기 반도체 기판과 게이트 전극 전면에 절연막을 도포하는 단계; 건식 식각 공정을 실시하여 게이트 전극 측면에 스페이서를 형성하는 단계; 상기 반도체 기판과 게이트 전극 전면에 포토레지스트를 도포하고 소오스쪽 스페이서를 제거할 수 있도록 패터닝하는 단계; 및 상기 소오스쪽 스페이서를 식각하여 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 제1항에 있어서, 상기 LDD를 한정하는 단계는 자기정렬 방식으로 LDD의 길이를 조절하는 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제1항에 있어서, 스페이서 제거시 스페이서 에치에 의한 기판의 손상을 막기 위해서 상기 반도체 기판, 전면에 얇은 절연막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1019960006720A 1996-03-13 1996-03-13 반도체 장치의 제조방법 KR0179294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960006720A KR0179294B1 (ko) 1996-03-13 1996-03-13 반도체 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006720A KR0179294B1 (ko) 1996-03-13 1996-03-13 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970067711A true KR970067711A (ko) 1997-10-13
KR0179294B1 KR0179294B1 (ko) 1999-04-15

Family

ID=19453020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006720A KR0179294B1 (ko) 1996-03-13 1996-03-13 반도체 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR0179294B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873816B1 (ko) * 2002-07-08 2008-12-11 매그나칩 반도체 유한회사 트랜지스터 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873816B1 (ko) * 2002-07-08 2008-12-11 매그나칩 반도체 유한회사 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR0179294B1 (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
KR0132490B1 (ko) 박막트랜지스터 제조방법
KR970063774A (ko) 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
US5668019A (en) Method of fabricating thin film transistor
KR970067711A (ko) 반도체 장치의 제조방법
KR960002524A (ko) 3-5족 반도체 구조체 및 그 제조 방법
KR970013411A (ko) 일방향, 경사형 채널 반도체 디바이스 형성 방법
TW375806B (en) Process for preparing self-align contact window
KR970054431A (ko) 모스 트랜지스터 및 그 제조방법
KR970054379A (ko) 엘디디(ldd) 모스(mos) 소자의 제조 방법
KR100459931B1 (ko) 다마신 방법을 이용한 반도체소자의 제조방법
KR100470126B1 (ko) 반도체 소자의 게이트 형성 방법
KR970067638A (ko) 반도체장치의 콘택홀 형성방법
KR100268807B1 (ko) 반도체소자의콘택형성방법
KR20040025949A (ko) 반도체 소자의 게이트 형성 방법
KR950034746A (ko) 부유 게이트를 사용한 반도체 소자 및 그 형성 방법
KR980006543A (ko) 반도체소자의 제조방법
KR970052228A (ko) 반도체소자의 콘택홀 제조방법
KR960026973A (ko) 박막트랜지스터 제조방법
KR960006078A (ko) 박막트랜지스터 제조 방법
KR930018741A (ko) Ldd 구조의 모스패트 제조방법
KR980005261A (ko) 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법
KR19990010370A (ko) 반도체 소자의 비아 콘택홀 형성 방법
KR970072489A (ko) 박막트랜지스터 제조방법
KR940016888A (ko) 트랜지스터 형성 방법
JPH05152319A (ja) 電界効果トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee