KR970067642A - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR970067642A
KR970067642A KR1019960008037A KR19960008037A KR970067642A KR 970067642 A KR970067642 A KR 970067642A KR 1019960008037 A KR1019960008037 A KR 1019960008037A KR 19960008037 A KR19960008037 A KR 19960008037A KR 970067642 A KR970067642 A KR 970067642A
Authority
KR
South Korea
Prior art keywords
metal layer
semiconductor device
forming
manufacturing
via hole
Prior art date
Application number
KR1019960008037A
Other languages
English (en)
Other versions
KR100228347B1 (ko
Inventor
박민규
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960008037A priority Critical patent/KR100228347B1/ko
Publication of KR970067642A publication Critical patent/KR970067642A/ko
Application granted granted Critical
Publication of KR100228347B1 publication Critical patent/KR100228347B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 다층금속배선 공정중의 비아홀 식각시 발생되는 잔류물을 제거하기 위한 것으로, Al금속층상에 TiN막을 형성하여 비아홀 형성을 위한 건식식각시 Al층의 Al성분에 의해 폴리머가 형성되는 것을 방지하며, 비아홀을 형성한 후에 HNO3와 HF의 혼합용액을 이용한 습식처리 및 가열된 순수를 이용한 습식처리를 행하여 비아홀 내면의 잔류물을 완전히 제거한다.

Description

반도체장치 제조방법.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 의한 반도체장치 제조방법을 도시한 공정순서도이다.

Claims (22)

  1. 반도체기판상에 금속층을 형성하는 단계와, 상기 금속층상에 식각저지층을 형성하는 단계, 상기 식각저지층상에 층간절연막을 형성하는 단계, 및 상기 층간절연막을 선택적으로 식각하여 상기 금속층을 노출시키는 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제조방법.
  2. 제1항에 있어서, 상기 금속층은 다층금속배선구조의 반도체장치의 제1층 금속층임을 특징으로 하는 반도체장치 제조방법.
  3. 제1항에 있어서, 상기 금속층은 Al을 증착하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  4. 제1항에 있어서, 상기 식각저지층은 TiN을 증착하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  5. 제4항에 있어서, 상기 TiN은 100-500Å정도의 두께로 증착하는 것을 특징으로 하는 반도체장치 제조방법.
  6. 제1항에 있어서, 상기 층간절연막은 다층의 절연막들로 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
  7. 제6항에 있어서, 상기 층간절연막은 산화막과 SOG막 및 산화막을 차례로 증착하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  8. 제1항에 있어서, 상기 비아홀을 화학적 건식식각에 의해 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  9. 제1항에 있어서, 상기 비아홀을 형성하는 단계후에 HNO3와 HF의 혼합용액을 이용한 습식처리 및 가열된 순수를 이용한 습식처리를 각각 행하는 단계가 더 포함되는 것을 특징으로 하는 반도체장치 제조방법.
  10. 제9항에 있어서, 상기 각각의 습식처리에 의해 상기 비아홀 내면의 잔류물이 제거되는 것을 특징으로 하는 반도체장치 제조방법.
  11. 제9항에 있어서, 상기 HNO3와 HF의 혼합비율은 50:1임을 특징으로 하는 반도체장치 제조방법.
  12. 반도체기판상에 금속층을 형성하는 단계와, 상기 금속층상에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 금속층을 노출시키는 비아홀을 형성하는 단계, 및 HNO3와 HF의 혼합용액을 이용한 습식처리 및 가열된 순수를 이용한 습식처리를 각각 행하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제조방법.
  13. 제12항에 있어서, 상기 금속층은 다층금속배선구조의 반도체장치의 제1층 금속층임을 특징으로 하는 반도체장치 제조방법.
  14. 제12항에 있어서, 상기 금속층은 Al을 증착하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  15. 제12항에 있어서, 상기 층간절연막은 다층의 절연막들로 이루어지는 것을 특징으로 하는 반도체장치 제조방법.
  16. 제12항에 있어서, 상기 층간절연막은 산화막과 SOG막 및 산화막을 차례로 증착하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  17. 제12항에 있어서, 상기 비아홀을 화학적 건식식각에 의해 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  18. 제12항에 있어서, 상기 각각의 습식처리에 의해 상기 비아홀 내면의 잔류물이 제거되는 것을 특징으로 하는 반도체장치 제조방법.
  19. 제12항에 있어서, 상기 HNO3와 HF의 혼합비율은 50:1임을 특징으로 하는 반도체장치 제조방법.
  20. 제12항에 있어서, 상기 금속층을 형성하는 단계후에 상기 금속층 상에 식각저지층을 형성하는 단계가더 포함되는 것을 특징으로 하는 반도체장치 제조방법.
  21. 제20항에 있어서, 상기 식각저지층은 TiN을 증착하여 형성하는 것을 특징으로 하는 반도체장치 제조방법.
  22. 제21항에 있어서, 상기 TiN은 100-500Å정도의 두께로 증착하는 것을 특징으로 하는 반도체장치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960008037A 1996-03-23 1996-03-23 반도체장치 제조방법 KR100228347B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960008037A KR100228347B1 (ko) 1996-03-23 1996-03-23 반도체장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960008037A KR100228347B1 (ko) 1996-03-23 1996-03-23 반도체장치 제조방법

Publications (2)

Publication Number Publication Date
KR970067642A true KR970067642A (ko) 1997-10-13
KR100228347B1 KR100228347B1 (ko) 1999-11-01

Family

ID=19453785

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960008037A KR100228347B1 (ko) 1996-03-23 1996-03-23 반도체장치 제조방법

Country Status (1)

Country Link
KR (1) KR100228347B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604756B1 (ko) * 1999-12-31 2006-07-26 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR100228347B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
US4986878A (en) Process for improved planarization of the passivation layers for semiconductor devices
US20060252256A1 (en) Method for removing post-etch residue from wafer surface
JPH11176814A (ja) 半導体装置の製造方法
US6605536B2 (en) Treatment of low-k dielectric films to enable patterning of deep submicron features
US6713386B1 (en) Method of preventing resist poisoning in dual damascene structures
GB2337826A (en) Semiconductor patterning method
KR970067642A (ko) 반도체장치 제조방법
JPH07230988A (ja) 高温金属層上に絶縁体層を形成する方法
JP2000058642A (ja) 半導体装置の製造方法
JP2003133412A (ja) 銅に対する誘電体層の接着改良方法
JPH1167909A (ja) 半導体装置の製造方法
KR970053589A (ko) 다층의 금속층을 포함하는 반도체 소자 제조 방법
KR970072316A (ko) 반도체 소자의 다중 금속층 형성 방법
JP2678049B2 (ja) 半導体装置の洗浄方法
JP2003017436A (ja) 半導体装置の製造方法
KR100277935B1 (ko) 반도체장치의 배선형성방법
KR100198651B1 (ko) 절연막 식각방법
JP2991176B2 (ja) 半導体装置の製造方法
KR100532981B1 (ko) 반도체소자 식각방법
KR970072090A (ko) 반도체 소자의 배선층 형성 방법
KR0149319B1 (ko) 테이퍼 에칭을 사용한 액정 디스플레이 아몰퍼스 박막 트랜지스터의 제조 방법
KR950021354A (ko) 반도체 소자의 층간 절연막 형성방법
JPH03185823A (ja) 半導体装置の製造方法
KR970024006A (ko) 반도체 소자의 다층금속배선 형성 방법
KR20010066110A (ko) 반도체 소자의 접촉 구조 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee