KR970066822A - 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법 - Google Patents

특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법 Download PDF

Info

Publication number
KR970066822A
KR970066822A KR1019960009257A KR19960009257A KR970066822A KR 970066822 A KR970066822 A KR 970066822A KR 1019960009257 A KR1019960009257 A KR 1019960009257A KR 19960009257 A KR19960009257 A KR 19960009257A KR 970066822 A KR970066822 A KR 970066822A
Authority
KR
South Korea
Prior art keywords
signal
code
pulse width
bit
input signal
Prior art date
Application number
KR1019960009257A
Other languages
English (en)
Other versions
KR100200042B1 (ko
Inventor
이명수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960009257A priority Critical patent/KR100200042B1/ko
Publication of KR970066822A publication Critical patent/KR970066822A/ko
Application granted granted Critical
Publication of KR100200042B1 publication Critical patent/KR100200042B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4902—Pulse width modulation; Pulse position modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H03K9/08—Demodulating pulses which have been modulated with a continuously-variable signal of duration- or width-mudulated pulses or of duty-cycle modulated pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법에 관한 것으로, 일반적으로 직렬 신호를 받으면 독자적인 중앙처리장치를 통하여 소프트웨어적으로 처리하는 경향이 있어, 중앙처리장치의 부담이 가중되고, 오동작을 일으키는 주 원인이 될 수도 있으며, 단순한 직렬 신호 처리를 하는데 성능 이상의 시스템이 쓰여지는 경우가 많아 비 효율적인 문제점이 있으므로, 본 발명은 원칩화를 실현할 수 있도록 구조를 최대한 단순화시켜 설계가 가능하도록 하였으며, 여러 가지 펄스폭 신호에도 대응할 수 있도록 가변적인 클럭을 사용하였으며, 가능한한 적은수의 게이트로 카운터 및 레지스터를 구성할 수 있도록 카운터 클럭폭을 넓게 한 것이다.

Description

특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 입력 신호를 나타낸 파형도, 제2도는 본 발명의 블럭도, 제3도는 본 발명의 트리거 신호 타이밍도.

Claims (5)

  1. 입력 신호를 입력받아 지연 신호를 생성하는 딜레이 라인(10)과; 상기 입력 신호와 지연 신호의 트리거 신호를 생성하는 트리거 신호 발생기(20)와; 빌진 주파수를 생성하는 발진기(30)와; 입력 신호 스타트 비트레벨의 길이를 계수화하는 카운터(40)와; 상기 계수화한 스타트 비트가 합당한지 판별하는 스타트 판별기(50)와; 입력 신호값이 '1'인지 '0'인지 판별하는 비트 판별기(60)와; 합당한 스타트 코드를 비트수 만큼 계수화하는 비트수 카운터(70) 및; 출력 인에이블 신호를 바이트 단위로 출력하는 시프트 레지스터(80)로 구성함을 특징으로 하는 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치.
  2. 입력 신호와 지연 신호의 트리거 신호를 만들고, 발진 주파수와 함께 입력되어 계수화 하고, 합당한 스타트 코드인지 스타트 신호를 판별하고, 비트 데이타 인에이블 신호가 만들어진 후 스타트 신호 이후 입력값이 '1'인지 '0'인지 판단하여 분리하고, 트리거 신호를 클럭으로 하여 비트수 만큼을 계수화한 후 최종 출력 인에이블 신호를 만들어 데이타를 출력시키도록 함을 특징으로 하는 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 방법.
  3. 제2항에 있어서, 입력 신호의 스타트 비트(①,②)와, '1'부호와 '0'부호의 경계 레벨(③)과, '1'부호(④) 및, '0'부호(⑤)를 입력함으로써 지연 신호와 트리거 신호 생성을 제어함을 특징으로 하는 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 방법.
  4. 제2항에 있어서, 트리거 신호를 만드는 방법은, 순수한 입력 신호와 입력 신호의 지연 신호가 상반일 때에만 결과를 참으로 하는 배타적 논리합(Exclusive OR : EOR)을 취하여 트리거 신호를 만듬을 특징으로 하는 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 방법.
  5. 제2항에 있어서, 스타트 신호와 비트 데이타를 분리하는 방법은, 트리거 신호를 받아서 스타트 신호 레벨 길이를 계수화하여 합당한 코드인지 판별하고, 합당한 코드로 인식되면 인에이블시켜 다음 신호 비트 데이타 입력값이 '1'이 '0'인지 판단하여 분리함을 특징으로 하는 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960009257A 1996-03-29 1996-03-29 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법 KR100200042B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960009257A KR100200042B1 (ko) 1996-03-29 1996-03-29 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960009257A KR100200042B1 (ko) 1996-03-29 1996-03-29 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법

Publications (2)

Publication Number Publication Date
KR970066822A true KR970066822A (ko) 1997-10-13
KR100200042B1 KR100200042B1 (ko) 1999-06-15

Family

ID=19454533

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960009257A KR100200042B1 (ko) 1996-03-29 1996-03-29 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100200042B1 (ko)

Also Published As

Publication number Publication date
KR100200042B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR880003238A (ko) 클럭 재생 장치
KR970068195A (ko) 가변 레이트 비터비 복호기
US3247491A (en) Synchronizing pulse generator
KR960012815A (ko) 데이타 통신 장치
WO2002091167A1 (fr) Generateur de nombres aleatoires
KR970066822A (ko) 특정한 펄스 폭으로 변조된 직렬 신호의 복호화 장치 및 방법
JP2003134098A (ja) シリアル受信装置
KR890009062A (ko) 디지탈슬립주파수 발생기 및 슬립주파수 결정방법
KR910013751A (ko) Nrz/cmi(ii) 부호 변환장치
KR100191461B1 (ko) 데이타 인터페이스 장치
SU843283A2 (ru) Стартстопное приемное устройство
JPS60224346A (ja) 同期クロツク発生回路
SU1383332A1 (ru) Устройство дл выделени числа в заданном интервале
SU1683006A1 (ru) Устройство дл делени на два последовательных кода "золотой" пропорции
JP3424600B2 (ja) マンチェスタ符号受信装置
SU1631509A1 (ru) Многотактный рециркул ционный преобразователь врем - код
JP2985918B2 (ja) 不一致ビット計数回路
GB2243452A (en) Binary signal bit rate recognition system
SU801289A1 (ru) Устройство фазировани по цик-лАМ
SU993460A1 (ru) Пересчетное устройство
SU1061128A1 (ru) Устройство дл ввода-вывода информации
SU1270762A1 (ru) Устройство дл вывода информации
RU2071104C1 (ru) Устройство цифрового преобразования интервалов времени
KR970056528A (ko) 아날로그 버스/i^2c 버스 프로토콜 변환기
JPH0273724A (ja) Ｃｍｉ復号化回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee