KR970055483A - Rs 래치 회로 - Google Patents
Rs 래치 회로 Download PDFInfo
- Publication number
- KR970055483A KR970055483A KR1019950057017A KR19950057017A KR970055483A KR 970055483 A KR970055483 A KR 970055483A KR 1019950057017 A KR1019950057017 A KR 1019950057017A KR 19950057017 A KR19950057017 A KR 19950057017A KR 970055483 A KR970055483 A KR 970055483A
- Authority
- KR
- South Korea
- Prior art keywords
- latch circuit
- mos transistor
- channel mos
- inputting
- drain
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
본 발명은 RS 래치 회로에 관한 것으로서, 특히 트랜지스터의 갯수를 감소시킨 RS 래치 회로에 관한 것이다.
본 발명의 목적을 위하여 전원이 소스에 인가되고 게이트에 세트 입력이 인가되는 P채널 MOS 트랜지스터 수단, P채널 MOS 트랜지스터의 드레인과 리세트를 입력으로 하고 한개의 상태를 출력하는 부정 논리곱 수단, 부정 논리곱 게이트의 출력 단자를 입력으로 하고 출력 단자를 P채널 MOS 트랜지스터의 드레인에 연결하고 또 하나의 상태를 출력하는 인버터 수단을 포함하는 것을 특징으로 한다.
상술한 바와 같이 복 발명에 의하면, 종래의 RS 래치 회로를 구성하는 트랜지스터 갯수를 8개에서 7개로 줄여 반도체 칩제조시 면적을 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따라서 트랜지스터 갯수가 감소된 RS 래치 회로를 도시한 것이다.
제3도는 제2도의 부정 논리곱(NAND)의 일반적인 트랜지스터 구성도이다.
Claims (1)
- 입력인 리세트 및 세트에 따라 두개의 상태가 출려되는 RS 래치 회로에 있어서, 전원이 소스에 인가되고 게이트에 상기 세트 입력이 인가되는 P채널 MOS 트랜지스터 수단; 상기 P채널 MOS 트랜지스터의 드레인과 상기 리세트를 입력으로 하고 한개의 상태를 출력하는 부정 논리곱 수단; 상기 부정 논리곱 게이트의 출력 단자를 입력으로 하고 출력 단자를 상기 P채널 MOS 트랜지스터의 드레인에 연결하고 또 하나의 상태를 출력하는 인버터 수단을 포함하는 것을 특징으로 하는 RS 래치 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950057017A KR970055483A (ko) | 1995-12-26 | 1995-12-26 | Rs 래치 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950057017A KR970055483A (ko) | 1995-12-26 | 1995-12-26 | Rs 래치 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970055483A true KR970055483A (ko) | 1997-07-31 |
Family
ID=66618273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950057017A KR970055483A (ko) | 1995-12-26 | 1995-12-26 | Rs 래치 회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970055483A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100461970B1 (ko) * | 1998-12-22 | 2005-04-06 | 매그나칩 반도체 유한회사 | 면적 감소를 위한 래치 회로_ |
US7075352B2 (en) | 2003-02-18 | 2006-07-11 | Samsung Electronics Co., Ltd. | Latch-based pulse generator |
-
1995
- 1995-12-26 KR KR1019950057017A patent/KR970055483A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100461970B1 (ko) * | 1998-12-22 | 2005-04-06 | 매그나칩 반도체 유한회사 | 면적 감소를 위한 래치 회로_ |
US7075352B2 (en) | 2003-02-18 | 2006-07-11 | Samsung Electronics Co., Ltd. | Latch-based pulse generator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900001131A (ko) | 반도체 집적회로의 출력회로 | |
KR910003940A (ko) | 반도체집적회로 | |
KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
JPH0435224A (ja) | 半導体装置 | |
KR970055483A (ko) | Rs 래치 회로 | |
KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
US5982198A (en) | Free inverter circuit | |
TW348310B (en) | Semiconductor integrated circuit | |
KR970008886A (ko) | 모스 트랜지스터를 이용한 논리게이트 회로 | |
JP2734531B2 (ja) | 論理回路 | |
SU1182665A1 (ru) | Элемент с трем состо ни ми | |
JPH0446416A (ja) | 2つの入力と1つの出力を備えた論理回路 | |
SU1287147A1 (ru) | Узел формировани переноса в сумматоре | |
JPS6441924A (en) | Logic circuit | |
JPS5486239A (en) | Semiconductor integrated circuit | |
KR910017424A (ko) | 반도체 집적회로 장치의 메모리셀 회로 | |
SU1429315A2 (ru) | Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ | |
KR930002077Y1 (ko) | 논리소자 집적회로 | |
KR930014570A (ko) | 출력버퍼회로 | |
JPH08116252A (ja) | 排他的論理和回路および排他的論理和の否定回路 | |
KR980006879A (ko) | 3입력 익스클루시브 오어 게이트 | |
KR950024063A (ko) | 전 가산기 | |
KR970024603A (ko) | 슈미트 트리거회로 | |
KR970055149A (ko) | 입출력회로 | |
KR970055543A (ko) | 3-상태 앤드 게이트 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |