KR970053401A - 에스오아이(soi) 모스트랜지스터의 소자 격리방법 - Google Patents

에스오아이(soi) 모스트랜지스터의 소자 격리방법 Download PDF

Info

Publication number
KR970053401A
KR970053401A KR1019950052672A KR19950052672A KR970053401A KR 970053401 A KR970053401 A KR 970053401A KR 1019950052672 A KR1019950052672 A KR 1019950052672A KR 19950052672 A KR19950052672 A KR 19950052672A KR 970053401 A KR970053401 A KR 970053401A
Authority
KR
South Korea
Prior art keywords
oxide film
active region
film
isolation
expose
Prior art date
Application number
KR1019950052672A
Other languages
English (en)
Other versions
KR0170475B1 (ko
Inventor
유종선
이규홍
강성원
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019950052672A priority Critical patent/KR0170475B1/ko
Publication of KR970053401A publication Critical patent/KR970053401A/ko
Application granted granted Critical
Publication of KR0170475B1 publication Critical patent/KR0170475B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 에스오아이 모스트랜지스터의 소자 격리방법에 관한 것으로서 매몰산화막 및 실리콘층을 갖는 실리콘기판으로 이루어진 SOI 기판 상에 완충 산화막과 실리콘 질화막을 증착한 후 포토리쏘그래피 방법에 의해 활성영역을 한정하는 공정과, 상술한 구조의 전 표면에 상기 활성영역보다 두꺼운 격리 산화막을 증착하는 공정과, 상기 활성영역의 상부에 상기 격리산화막의 측벽과 소정 거리 이격된 감광막을 형성하는 공정과, 상기 감광막의 가장자리가 흘러 내려 상기 격리산화막의 측벽을 감싸도록 열처리하는 공정과, 상기 격리산화막의 노출된 부분을 제거하여 상기 실리콘 질화막을 노출시키는 공정과, 상기 감광막을 제거하고 상기 열산확이 노출되도록 상기 실리콘 질화막을 제거하는 공정과, 상기 활성영역이 노출되도록 완충산화막을 제거하고 상기 활성영역의 노출된 부분을 열산화시켜 게이트 산화막을 형성한 후 상기 게이트 산화막의 상부에 게이트를 형성하는 공정을 구비한다.
따라서, 채널 영역으로 이용되는 활성영역의 주위에 소자를 격리하기 위한 격리산화막을 활성영역의 두께로 형성하여 활성영역의 측면으로 전류가 누설되는 것을 감소시킬 수 있다.

Description

에스오아이(SOI) 모스트랜지스터의 소자 격리방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도(a) 내지 (i)는 본 별명에 따른 에스오아이 모스트랜지스터의 소자 격리방법을 나타내는 공정도.

Claims (7)

  1. 매몰산화막 및 실리콘층을 갖는 실리콘기판으로 이루어진 SOI 기판 상에 완충 산화막과 실리콘 질화막을 증착한 후 포토리쏘그래피 방법에 의해 활성영역을 한정하는 공정과, 상술한 구조의 전 표면에 상기 활성영역보다 두꺼운 격리 산화막을 증착하는 공정과, 상기 활성영역의 상부에 상기 격리산화막의 측벽과 소정 거리 이격된 감광막을 형성하는 공정과, 상기 감광막의 가장자리가 흘러 내려 상기 격리산화막의 측벽을 감싸도록 열처리하는 공정과, 상기 격리산화막의 노출된 부분을 제거하여 상기 실리콘 질화막을 노출시키는 공정과, 상기 감광막을 제거하고 상기 열산확이 노출되도록 상기 실리콘 질화막을 제거하는 공정과, 상기 활성영역이 노출되도록 완충산화막을 제거하고 상기 활성영역의 노출된 부분을 열산화시켜 게이트 산화막을 형성한 후 상기 게이트 산화막의 상부에 게이트를 형성하는 공정을 구비하는 에스오아이 모스트랜지스터의 소자 격리방법.
  2. 제1항에 있어서, 상기 격리산화막을 형성하기 전에 활성영역의 측면에 열산화막을 형성하는 공정을 더 구비하는 에스오아이 모스트랜지스터의 소자 격리방법.
  3. 제2항에 있어서, 상기 활성영역의 측면에 열산화막을 30∼50㎚의 두께로 형성하는 에스오아이 모스트랜지스터의 소자 격리방법.
  4. 제1항에 있어서, 상기 격리산화막을 활성영역보다 10∼30㎚ 두껍게 형성하는 에스오아이 모스트랜지스터의 소자 격리방법.
  5. 제1항에 있어서, 상기 감광막을 0.8∼1.5㎛의 두께로 형성하는 에스오아이 모스트랜지스터의 소자 격리방법.
  6. 제5항에 있어서, 상기 감광막을 상기 격리산화막의 측벽과 0.2∼0.5㎛의 거리가 이격되도록 형성된 에스오아이 모스트랜지스터의 소자 격리방법.
  7. 제1항에 있어서, 상기 감광막을 120∼150℃의 온도로 10∼30분 동안 열처리하는 에스오아이 모스트랜지스터의 소자 격리방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950052672A 1995-12-20 1995-12-20 에스오아이 모스트랜지스터의 소자 격리방법 KR0170475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950052672A KR0170475B1 (ko) 1995-12-20 1995-12-20 에스오아이 모스트랜지스터의 소자 격리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950052672A KR0170475B1 (ko) 1995-12-20 1995-12-20 에스오아이 모스트랜지스터의 소자 격리방법

Publications (2)

Publication Number Publication Date
KR970053401A true KR970053401A (ko) 1997-07-31
KR0170475B1 KR0170475B1 (ko) 1999-03-30

Family

ID=19441850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950052672A KR0170475B1 (ko) 1995-12-20 1995-12-20 에스오아이 모스트랜지스터의 소자 격리방법

Country Status (1)

Country Link
KR (1) KR0170475B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349366B1 (ko) * 1999-06-28 2002-08-21 주식회사 하이닉스반도체 에스오아이 소자 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100349366B1 (ko) * 1999-06-28 2002-08-21 주식회사 하이닉스반도체 에스오아이 소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR0170475B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR970024021A (ko) 반도체 장치의 제조 방법(method of manufacturing a semiconductor device)
KR880001048A (ko) 반도체장치와 그 제조방법
KR970053401A (ko) 에스오아이(soi) 모스트랜지스터의 소자 격리방법
JPH077157A (ja) 薄膜トランジスタの製造方法
KR970053380A (ko) 반도체소자의 소자분리막 제조방법
KR950034665A (ko) 반도체 소자의 격리막 형성방법
KR950001945A (ko) 필드산화막 형성방법
KR920007181A (ko) 앤-모스 ldd트랜지스터의 제조방법
KR940003020A (ko) 고집적 반도체 소자의 트랜지스터 형성 방법
KR970008473A (ko) 반도체장치의 소자격리방법
KR930015035A (ko) 반도체 장치의 제조방법 및 그 방법에 의해 제조된 반도체 장치
KR950030272A (ko) 다결정실리콘 박막트랜지스터 제조방법
KR960026577A (ko) 반도체 소자의 필드산화막 형성방법
KR950007056A (ko) 반도체 소자의 소자격리 산화막 형성방법
KR890007396A (ko) 적층 구조막을 이용한 반도체 소자의 격리방법
KR970053420A (ko) 반도체장치의 필드산화막 형성방법
KR920001248A (ko) O₂/He 플라즈마를 이용한 실리레이티드 포토레지스트(silylated photoresist)의 RIE 건식현상공정
KR960009064A (ko) Soi mosfet 제조방법
KR970008485A (ko) 반도체 소자의 격리영역 형성방법
KR960026592A (ko) 반도체 장치의 소자 분리방법
KR960026724A (ko) 반도체 소자 제조방법
KR960026620A (ko) 보이드(Void)를 이용한 반도체 소자분리 방법
KR970077734A (ko) 저 농도로 도핑된 드레인 영역을 가지는 모오스 트랜지스터 및 그 제조방법
KR950021362A (ko) 반도체 소자 격리방법
KR940016589A (ko) 필드산화막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee