KR970052245A - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR970052245A
KR970052245A KR1019950050493A KR19950050493A KR970052245A KR 970052245 A KR970052245 A KR 970052245A KR 1019950050493 A KR1019950050493 A KR 1019950050493A KR 19950050493 A KR19950050493 A KR 19950050493A KR 970052245 A KR970052245 A KR 970052245A
Authority
KR
South Korea
Prior art keywords
deposition
alloy
chamber
semiconductor device
metal wiring
Prior art date
Application number
KR1019950050493A
Other languages
English (en)
Other versions
KR100336656B1 (ko
Inventor
김영중
서환석
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950050493A priority Critical patent/KR100336656B1/ko
Publication of KR970052245A publication Critical patent/KR970052245A/ko
Application granted granted Critical
Publication of KR100336656B1 publication Critical patent/KR100336656B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 Al합금증착공정을 저온챔버에서 1단계로 전체 증착두께의 절반정도의 두께로 증착하고, 2단계로 제1단계 공정이 진행된후 도전성 기판을 300℃ 이상의 고온으로 유지된 챔버안으로 이동시킨후 도전성기판의 예열없이 곧장 Al합금을 증착하고, 제3단계로 반도체 기판을 충분히 가열한 후 Al합금을 증착함으로써 완전한 콘택홀 매립도 가능하게하며, 고온챔버에서 진행시켜 확산방지막으로 유용하게 사용되는 CVD-TiN 박막층을 고온의 Al합금 증착시에도 사용가능하도록 함으로써 반도체 소자의 특성을 향상시킬 수 있는 금속배선 형성방법이다.

Description

반도체 소자의 금속배선 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 콘택홀의 상부에 PVD-Ti/PVD-TiN의 순으로 확산방지막이 형성되었을 경우 콘택홀의 단면상태를 도시한 도면,
제2콘택홀의 상부에 PVD-Ti/PVD-TiN의 순으로 확산방지막이 형성되었을 경우 콘택홀의 단면상태를 도시한 도면.

Claims (7)

  1. 반도체 기판상의 소정위치에 콘택홀을 형성하는 단계와, 전체구조 상부에 물리기상 증착법으로 Ti금속박막을 증착하는 단계와, 화학기상증착법으로 TiN금속박막을 증착하는 단계와, 저온의 챔버내에서 Al합금을 증착하는 단계와, 상기 반도체 기판을 고온의 챔버내로 이동시켜 기판의 가열없이 Al합금을 증착하는 단계와, 상기 반도체 기판을 일정온도로 가열한후 Al합금을 증착하는 단계로 이뤄지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제1항에 있어서 상기 저온 챔버의 온도는 0℃~50℃인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제1항에 있어서 상기 저온 챔버에서의 Al합금 증착은 5KW~15KW의 전력, 1~3mTorr 증착압력하에서 1500Å~2500Å의 두께로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제1항에 있어서 상기 고온의 챔버로 옮겨진 반도체 기판은 가열되지 않은 상태에서 곧바로 Al합금이 증착되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제1항 또는 제4항에 있어서 상기 고온챔버내에서의 증착조건은 챔버 Ar가스만을 사용하며, 300~550℃의 챔버온도, 1~3mTorr의 증착압력, 5KW~15KW의 증착파워하에서 500~1500Å 두께로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제1항에 있어서 반도체 기판을 가열하여 Al합금을 증착할 시, 챔버내의 온도는 가열하지 않는 단계에서와 동일하게 유지하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제1항 또는 제6항에 있어서 상기 반도체 예열시간은 60초~180초이며 증착시는 5KW~15KW의 증착파워, 1~3mTorr 증착압력 조건하에서 1000Å~2000Å의 증착두께로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950050493A 1995-12-15 1995-12-15 반도체 소자의 금속배선 형성방법 KR100336656B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950050493A KR100336656B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950050493A KR100336656B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR970052245A true KR970052245A (ko) 1997-07-29
KR100336656B1 KR100336656B1 (ko) 2002-11-07

Family

ID=37479931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950050493A KR100336656B1 (ko) 1995-12-15 1995-12-15 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100336656B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100626739B1 (ko) * 2000-06-30 2006-09-22 주식회사 하이닉스반도체 반도체 소자의 알루미늄 배선 형성 방법

Also Published As

Publication number Publication date
KR100336656B1 (ko) 2002-11-07

Similar Documents

Publication Publication Date Title
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
KR940007985A (ko) 반도체장치의 배선층 형성방법
KR900019161A (ko) 금속 박막 성장 방법 및 장치
KR960701467A (ko) 알루미늄-게르마늄 합금을 사용하는 바이어스 및 접촉부 충전(Filling of vias and contacts employing an aluminum-germanium alloy)
KR940016626A (ko) 반도체장치 및 그 제조방법
KR850002172A (ko) 반도체장치 제조방법
KR970052245A (ko) 반도체 소자의 금속배선 형성방법
KR950004499A (ko) 반도체 장치의 금속배선 형성방법
KR940018699A (ko) TiSi_2/TiN 피복 상호 연결 기술
EP0392725A3 (en) Method for fabricating integrated circuits with silicide
KR970030291A (ko) 확산 장벽층 형성방법(Method For Forming Diffusion Barrier Layer)
KR950009930A (ko) 반도체 소자의 금속배선 형성방법
JPS6476736A (en) Manufacture of semiconductor device
KR970052190A (ko) 반도체 소자의 금속층 형성방법
KR960026152A (ko) 반도체 소자의 평탄화된 금속 배선 형성 방법
KR950000108B1 (ko) 다층 금속 배선방법
KR930011117A (ko) 블랭킷 cvd텅스텐 형성방법
KR960039204A (ko) 금속막 배선 형성방법
KR930024100A (ko) 반도체소자의 금속배선 형성방법
KR980005677A (ko) 반도체 소자의 실리사이드 형성방법
KR960026241A (ko) 반도체 소자 제조방법
KR960030334A (ko) 반도체 소자의 티타늄 실리사이드층 형성방법
KR970008347A (ko) 반도체 소자의 금속층 형성방법
KR960026198A (ko) 반도체 소자의 콘택홀 매립방법
KR970053527A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee