KR970051113A - 메모리 엑세스 장치 및 그 방법 - Google Patents

메모리 엑세스 장치 및 그 방법 Download PDF

Info

Publication number
KR970051113A
KR970051113A KR1019950054730A KR19950054730A KR970051113A KR 970051113 A KR970051113 A KR 970051113A KR 1019950054730 A KR1019950054730 A KR 1019950054730A KR 19950054730 A KR19950054730 A KR 19950054730A KR 970051113 A KR970051113 A KR 970051113A
Authority
KR
South Korea
Prior art keywords
signal
address
path setting
storage means
generating
Prior art date
Application number
KR1019950054730A
Other languages
English (en)
Other versions
KR0170288B1 (ko
Inventor
김동희
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950054730A priority Critical patent/KR0170288B1/ko
Publication of KR970051113A publication Critical patent/KR970051113A/ko
Application granted granted Critical
Publication of KR0170288B1 publication Critical patent/KR0170288B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Image Input (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

메모리 엑세스 장치 및 그 방법을 공개한다. 프로그램 메모리의 일정 블록을 반복 엑세스하도록 하는 메모리 엑세스 장치에 있어서, 제1경로 설정신호에 따라 반복 시작 어드레스를 저장하는 제1저장수단과, 제2경로 설정신호에 따라 반복 종료 어드레스를 저장하는 제2저장수단과, 제3경로 설정신호에 따라 반복 횟수를 저장하며, 감소신호에 따라 반복 횟수를 1감소시키는 제3저장수단과, 프로그램 어드레스 및 상기 제1저장수단으로부터의 반복 시작 어드레스를 로드시키고, 증가신호에 따라 저장된 어드레스를 1 증가시키는 제4저장수단과, 데이터 버스로부터의 데이터 명령을 디코딩하는 디코딩수단과, 상기 디코딩 수단으로부터의 디코딩된 신호에 따라 상기 데이터 버스로부터 입력되는 데이터의 경로를 설정하기 위한 제1, 제2, 및 제3경로 설정신호를 발생하며, 중지신호에 따라 상기 제1, 제2, 및 제3경로 설정신호의 발생을 중지하는 경로 설정수단과, 상기 제4저장수단의 어드레스와 상기 제2저장수단의 반복 종료 어드레스가 비교하여 동일하면 상기 감소신호를 발생하는 제1비교수단과, 상기 제3저장수단의 반복. 횟수가 소정 개수이면 상기 중지신호를 발생하는 제2비교수단을 구비한 것을 특징으로 한다. 본 발명에 의하면, 프로그램 메모리의 메모리 공간을 효율적으로 사용할 수 있다는 잇점이 있다.

Description

메모리 엑세스 장치 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 메모리 엑세스 장치를 설명하기 위한 구성 블록도.

Claims (2)

  1. 프로그램 메모리의 일정 블록을 반복 엑세스하도록 하는 메모리 엑세스 장치에 있어서, 제1경로 설정신호에 따라 반복 시작 어드레스를 저장하는 제1저장수단; 제2경로 설정신호에 따라 반복 종료 어드레스를 저장하는 제2저장수단; 제3경로 설정신호에 따라 반복 횟수를 저장하며, 감소신호에 따라 반복 횟수를 1감소시키는 제3저장수단; 프로그램 어드레스 및 상기 제1저장수단으로부터의 반복 시작 어드레스를 로드시키고, 증가신호에 따라 저장된 어드레스를 1 증가시키는 제4저장수단; 데이터 버스로부터의 데이터 명령을 디코딩하는 디코딩수단; 상기 디코딩 수단으로부터의 디코딩된 신호에 따라 상기 데이터 버스로부터 입력되는 데이터의 경로를 설정하기 위한 제1, 제2, 및 제3경로 설정신호를 발생하며, 중지신호에 따라 상기 제1, 제2, 및 제3경로 설정신호의 발생을 중지하는 경로 설정수단; 상기 제4저장수단의 어드레스와 상기 제2저장수단의 반복 종료 어드레스가 비교하여 동일하면 상기 감소신호를 발생하는 제1비교수단; 상기 제3저장수단의 반복 횟수가 소정 개수이면 상기 중지신호를 발생하는 제2비교수단을 구비한 것을 특징으로 하는 메모리 엑세스 장치.
  2. 프로그램 메모리의 일정 블록을 반복 엑세스하도록 하는 메모리 엑세스 방법에 있어서, 반복 시작 어드레스, 반복 종료 어드레스 및 반복 칫수를 설정하는 과정; 설정된 상기 반복 종료 어드레스와 프로그램 어드레스가 동일하면 상기 반복 횟수를 1 감소시키는 과정: 및 상기 반복 횟수가 소정 횟수이면 상기 반복 시작 어드레스를 상기 프로그램 어드레스로 설정하는 과정을 포함하는 것을 특징으로 하는 메모리 엑세스 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950054730A 1995-12-22 1995-12-22 메모리 엑세스 장치 및 그 방법 KR0170288B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054730A KR0170288B1 (ko) 1995-12-22 1995-12-22 메모리 엑세스 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054730A KR0170288B1 (ko) 1995-12-22 1995-12-22 메모리 엑세스 장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR970051113A true KR970051113A (ko) 1997-07-29
KR0170288B1 KR0170288B1 (ko) 1999-03-30

Family

ID=19443287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054730A KR0170288B1 (ko) 1995-12-22 1995-12-22 메모리 엑세스 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR0170288B1 (ko)

Also Published As

Publication number Publication date
KR0170288B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
CN1113364C (zh) 动态随机存取存储器
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
US4694395A (en) System for performing virtual look-ahead memory operations
KR950009279A (ko) 메모리 시험을 실시하는 반도체 메모리 장치
KR100493028B1 (ko) 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법
KR960025138A (ko) 데이타 판독 방법 및 시스템과 인스트럭션 판독 방법 및 시스템
KR970012754A (ko) 반도체 메모리 및 그 기입 방법
KR970051113A (ko) 메모리 엑세스 장치 및 그 방법
KR19990073874A (ko) 테스트 모드를 셋업하기 위한 반도체 소자
JPS593790A (ja) ダイナミツクメモリ素子を用いた記憶装置
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR880006607A (ko) 캐쉬 디렉토리 및 캐쉬 메모리를 가진 마이크로 프로세서 시스템
US6041015A (en) Semiconductor type memory device having consecutive access to arbitrary memory address
KR960035641A (ko) 라이트 리커버리 제어회로 및 그 제어방법
KR890004238A (ko) 순차접근 기억장치
KR19990027320A (ko) 동기식 랜덤 엑세스 메모리 제어장치 및 방법
KR900003746A (ko) 어드레스 메모리 유니트
KR900019048A (ko) 반도체기억장치의 테스트회로
KR940020233A (ko) 다이나믹 램 메모리(dram) 액세스 제어장치
KR970049502A (ko) 액세스 시간을 줄인 레지스터 액세스 회로
KR970051210A (ko) 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법
KR970705757A (ko) 시험 패턴 발생기(test pattern generator)
KR20000020619A (ko) 싱크로너스 dram의 버스트 모드 제어 회로
KR890017613A (ko) 메모리 확장 회로 및 방식

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050909

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee