KR0170288B1 - 메모리 엑세스 장치 및 그 방법 - Google Patents

Abstract

메모리 엑세스 장치 및 그 방법을 공개한다. 프로그램 메모리의 일정 블록을 반복 엑세스하도록 하는 메모리 엑세스 장치에 있어서, 제1경로 설정신호에 따라 반복 시작 어드레스를 저장하는 제1저장수단과, 제2경로 설정신호에 따라 반복 종료 어드레스를 저장하는 제2저장수단과, 제3경로 설정신호에 따라 반복 횟수를 저장하며, 감소신호에 따라 반복 횟수를 1감소시키는 제3저장수단과, 프로그램 어드레스 및 상기 제1저장수단으로부터의 반복 시작 어드레스를 로드시키고, 증가신호에 따라 저장된 어드레스를 1 증가시키는 제4저장수단과, 데이터 버스로부터의 데이터 명령을 디코딩하는 디코딩수단과, 상기 디코딩 수단으로부터의 디코딩된 신호에 따라 상기 데이터 버스로부터 입력되는 데이터의 경로를 설정하기 위한 제1, 제2, 및 제3경로 설정신호를 발생하며, 중지신호에 따라 상기 제1, 제2, 및 제3경로 설정신호의 발생을 중지하는 경로 설정수단과, 상기 제4저장수단의 어드레스와 상기 제2저장수단의 반복 종료 어드레스가 비교하여 동일하면 상기 감소신호를 발생하는 제1비교수단과, 상기 제3저장수단의 반복. 횟수가 소정 개수이면 상기 중지신호를 발생하는 제2비교수단을 구비한 것을 특징으로 한다. 본 발명에 의하면, 프로그램 메모리의 메모리 공간을 효율적으로 사용할 수 있다는 잇점이 있다.

Description

메모리 엑세스 장치 및 그 방법

제1도는 본 발명에 따른 메모리 엑세스 장치를 설명하기 위한 구성 블록도.

제2도 및 제3도는 본 발명에 따른 메모리 엑세스 방법을 설명하기 위한 흐름도.

본 발명은 프로그램 메모리에 관한 것으로, 특히 메모리의 일정블록을 반복 엑세스하도록 하는 메모리 엑세스 장치 및 그 방법에 관한 것이다.

최근에 DSP(Digital Signal process) 분야에서, 기능의 다양화, 복잡화됨에 따라 프로그래밍에 필요한 프로그램 메모리의 용량이 점점 증가하고 있다.

그런데, 이러한 프로그램 메모리상에 저장된 프로그램 혹은 데이터의 일정 블록이 반복적으로 엑세스되는 경우가 빈번하며, 이러한 프로그램 및 데이터를 위해서 필요한 메모리 공간을 모두 학보하는 것은 비효율적이며, 비경제적이다.

따라서, 본 발명의 목적은 상술한 문제점을 해결하기 위하여 동일 프로그램 및 데이터를 반복 엑세스시 프로그램 메모리의 메모리 공간을 효율적으로 사용할 수 있도록 메모리 블록을 반복 엑세스하도록 하는 메모리 엑세스 장치 및 그 방법을 제공하는데 있다.

상술한 본 발명의 목적을 달성하기 위한 프로그램 메모리의 일정 블록을 반복 엑세스하도록 하는 메모리 엑세스 장치에 있어서,

제1경로 설정신호에 따라 반복 시작 어드레스를 저장하는 제1저장수단과, 제2경로 설정신호에 따라 반복 종료 어드레스를 저장하는 제2저장수단과 제3경로 설정신호에 따라 반복 횟수를 저장하며, 감소신호에 따라 반복 횟수를 1감소시키는 제3저장수단과, 프로그램 어드레스 및 상기 제1저장수단으로부터의 반복 시작 어드레스를 로드시키고, 증가신호에 따라 저장된 어드레스를 1 증가시키는 제4저장수단과, 데이터 버스로부터의 데이터 명령을 디코딩하는 디코딩수단과, 상기 디코딩 수단으로부터의 디코딩된 신호에 따라 상기 데이터 버스로부터 입력되는 데이터의 경로를 설정하기 위한 제1, 제2, 및 제3경로 설정신호를 발생하며, 중지신호에 따라 상기 제1, 제2, 및 제3경로 설정신호의 발생을 중지하는 경로 설정수단과, 상기 제4저장수단의 어드레스와 상기 제2저장수단의 반복 종료 어드레스가 비교하여 동일하면 상기 감소신호를 발생하는 제1비교수단, 및 상기 제3저장수단의 반복 횟수가 소정 개수이면 상기 중지신호를 발생하는 제2비교수단을 구비한 것을 특징으로 한다.

또한, 프로그램 메모리의 일정 블록을 반복 엑세스하도록 하는 메모리 엑세스 방법에 있어서,

반복 시작 어드레스, 반복 종료 어드레스 및 반복 횟수를 설정하는 과정과, 설정된 상기 반복 종료 어드레스와 프로그램 어드레스가 동일하면 상기 반복 횟수를 1 감소시키는 과정, 및 상기 반복 횟수가 소정 횟수이면 상기 반복 시작 어드레스를 상기 프로그램 어드레스로 설정하는 과정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하고자 한다.

제1도는 본 발명에 따른 메모리 엑세스장치를 설명하기 위한 구성 블록도를 도시한 것으로, 도면 부호 1은 반복시작 레지스터(Repeat Begin Register:RBR)를, 3는 반복종료 레지스터(Repeat End Register:RER)를, 5는 반복카운터 레지스터(Repeat Counter Register·RCR)를, 7은 프로그램어드레스 레지스터(Program Address Register:PAR)를, 9와 11은 비교기를, 13은 디코더, 15는 경로 설정부를 각각 도시한 것이다.

디코더(13)는 입력되는 명령을 디코딩하여 경로 설정을 위한 신호 S₀, S₁를 발생한다.

경로 설정부(15)는 경로 설정을 위한 신호들 S₀, S₁에 따라 인에이블 신호 EN1, EN2, EN3를 발생하며, COM신호에 따라 이들 신호의 발생을 중지한다.

RBR(1)은 EN1 신호에 따라 반복 시작 어드레스를 저장하며, RER(3)는 EN2 신호에 따라 반복 종료 어드레스를 저장하며, RCR(5)는 EN3신호에 따라 반복 횟수를 저장하며, DEC 신호에 따라 다운 카운팅을 수행한다. 또한, PAR(7)은 EN4신호에 따라 RBR(1) 또는 외부로부터 프로그램 어드레스(Program Address:PA)를 선택 입력받으며, INC신호에 따라 PA를 1 증가시킨다.

비교기(9)는 PAR(7)로부터의 PA와 RER(3)으로부터의 반복종료 어드레스를 비교하여 동일한 경우 반복횟수를 다운 카운팅하도록 DEC신호를 발생하며, PAR(7)에 EN4신호를 출력함에 의해 RBR(1)에 저장된 반복 시작 어드레스를 PAR(7)에 래치시킨다. 또한, 비교기(11)는 RCR(5)의 반복 횟수가 00H인지를 비교하여 비교 결과에 따라 COM신호를 발생한다.

상기 구성에 따른 동작을 제2도를 참조하여 설명하면 다음과 같다.

먼저, 레지스터 RBR(1), RER(3), RCR(5), PAR(7)에 각각 반복 시작 어드레스, 반복 종료 어드레스, 반복 칫수, 프로그램 어드레스를 로드시킨다(100).

이어서, 정상동작을 수행한 후(110), PA와 RER(3)외 반복 종료 어드레스가 동일한 지를 비교기 (9)를 통해 비교한다(120).

이어서, (120)단계에서 동일한 경우 비교기(9)는 DEC신호를 발생하게 되고, DEC신호에 따라 RCR(5)은 다운 카운팅을 수행하여 반복횟수를 1 감소시키며(130), 동일하지 않은 경우에는 정상 동작을 수행하게 된다(110).

이어서, 반복횟수가 OOH인지를 비교기 (11)에 의해 판단되며(140), OOH가 아니면 RBR(1)의 반복 시작 어드레스를 PAR(11)에 로드시킨 후(150) 정상 동작을 수행하게 된다.

상술한 (100)단계를 제3도를 참조하여 좀 더 살펴보면,

n-6 번지상에 저장된 반복 횟수를 RCR(5)에 로드시키라는 명령어가 디코더(13)에 의해 디코딩되면 경로 설정부(15)는 EN3신호를 발생하게 된다. 따라서, n-7 번지의 반복 횟수 4값이 RCR(5)에 로드된다.

다음에, n-4 번지상에 저장된 반복 종료 어드레스를 RER(3)에 로드시키라는 명령어는 상술한 바와 같이 디코더(13)에 의해 디코딩되면 경로 설정부(15)는 EN2신호를 발생하게 된다. 그러면, n-3 번지상에 반복 종료 어드레스의 값 n+6이 RER(3)에 로드된다. 다음에, n-2 번지상에 저장된 반복 시작 어드레스를 RBR(1)에 로드시키라는 명령어가 디코더(13)에 의해 디코딩되면 경로 설정부(15)는 ENI신호를 발생하게 된다 그러면, n-1 번지상에 저장된 반복 시작 어드레스 n+1이 RBR(1)에 로드된다.

따라서, 프로그램 어드레스 n+1에서 n+6까지를 4회 반복 엑세스하게 된다.

이상에서 살펴본 바와 같이 본 발명은 저장된 일정 블록의 프로그램 및 데이터를 반복 사용하도록 함으로써 프로그램 메모리의 메모리 공간을 효율적으로 사용할 수 있다는 잇점이 있다.

Claims (2)

1. 프로그램 메모리의 일정 블록을 반복 엑세스하도록 하는 메모리 엑세스 장치에 있어서, 제1경로 설정신호에 따라 반복 시작 어드레스를 저장하는 제1저장수단; 제2경로 설정신호에 따라 반복 종료 어드레스를 저장하는 제2저장수단; 제3경로 설정신호에 따라 반복 횟수를 저장하며, 감소신호에 따라 반복 횟수를 1감소시키는 제3저장수단; 프로그램 어드레스 및 상기 제1저장수단으로부터의 반복 시작 어드레스를 로드시키고, 증가신호에 따라 저장된 어드레스를 1 증가시키는 제4저장수단; 데이터 버스로부터의 데이터 명령을 디코딩하는 디코딩수단; 상기 디코딩 수단으로부터의 디코딩된 신호에 따라 상기 데이터 버스로부터 입력되는 데이터의 경로를 설정하기 위한 제1, 제2, 및 제3경로 설정신호를 발생하며, 중지신호에 따라 상기 제1, 제2, 및 제3경로 설정신호의 발생을 중지하는 경로 설정수단; 상기 제4저장수단의 어드레스와 상기 제2저장수단의 반복 종료 어드레스가 비교하여 동일하면 상기 감소신호를 발생하는 제1비교수단; 상기 제3저장수단의 반복 횟수가 소정 개수이면 상기 중지신호를 발생하는 제2비교수단을 구비한 것을 특징으로 하는 메모리 엑세스 장치.
2. 프로그램 메모리의 일정 블록을 반복 엑세스하도록 하는 메모리 엑세스 방법에 있어서, 반복 시작 어드레스, 반복 종료 어드레스 및 반복 칫수를 설정하는 과정; 설정된 상기 반복 종료 어드레스와 프로그램 어드레스가 동일하면 상기 반복 횟수를 1 감소시키는 과정: 및 상기 반복 횟수가 소정 횟수이면 상기 반복 시작 어드레스를 상기 프로그램 어드레스로 설정하는 과정을 포함하는 것을 특징으로 하는 메모리 엑세스 방법.