KR970049629A - 인터페이스회로 - Google Patents

인터페이스회로 Download PDF

Info

Publication number
KR970049629A
KR970049629A KR1019950047355A KR19950047355A KR970049629A KR 970049629 A KR970049629 A KR 970049629A KR 1019950047355 A KR1019950047355 A KR 1019950047355A KR 19950047355 A KR19950047355 A KR 19950047355A KR 970049629 A KR970049629 A KR 970049629A
Authority
KR
South Korea
Prior art keywords
cpu
bus
address
memory
state buffer
Prior art date
Application number
KR1019950047355A
Other languages
English (en)
Other versions
KR0152003B1 (ko
Inventor
정낙규
김광진
Original Assignee
이형도
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기 주식회사 filed Critical 이형도
Priority to KR1019950047355A priority Critical patent/KR0152003B1/ko
Publication of KR970049629A publication Critical patent/KR970049629A/ko
Application granted granted Critical
Publication of KR0152003B1 publication Critical patent/KR0152003B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 어드레스버스와 데이타버스가 분리되어 있는 중앙처리장치(이하 CPU라 함)와 어드레스버스와 데이타버스를 공유하는 주변 집적회로(특히 메모리) 사이의 인터페이스회로에 관한 것이다.
본 발명은 CPU(10)의 어드레스버스가 양방향3상태버퍼(40)를 거쳐 어드레스 및 데이타 공유버스(A/D)를 통해 메모리(60)에 연결되고, 상기 CPU(10)의 데이타버스가 다른 양방향3상태버퍼(50)를 거쳐 상기 어드레스 및 데이타 공유버스(A/D)에 연결되고, 상기 CPU(10)의 데이타변환인식신호() 및 어드레스래치인에이블신호()가 배타적오아게이트(EX-OR)의 입력단에 연결되고, 상기 배타적오아게이트(EX-OR)의 출력단이 상기 양방향3상태버퍼(40)의 인에이블단(EN)에 연결됨과 아울러 인버터(IV1)를 통해 양방향3상태버퍼(50)의 인에이블단(EN)에 연결되고, 상기 CPU(10)의 어드레스래치인에이블신호() 및 칩셀렉터신호()가 메모리(60)의단에 연결되고, 상기 CPU(10)의 리드 및 라이트신호()가 상기 양방향3상태버퍼(50)의 방향지정단과 메모리(60)의 라이트단()에 연결됨과 아울러 인버터(IV2)를 통해 상기 메모리(60)의 리드단()에 연결되도록 구성한 것이다.
따라서, 본 발명은 최근에 개발되는 어드레스버스와 데이타버스를 공유하는 집적회로의 어플리케이션에 유리한 효과를 가진다.

Description

인터페이스회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 인터페이스회로도.

Claims (1)

  1. CPU(10)의 어드레스버스가 양방향3상태버퍼(40)를 거쳐 어드레스 및 데이타공유버스(A/D)를 통해 메모리(60)에 연결되고, 상기 CPU(10)의 데이타버스가 다른 양방향3상태버퍼(50)를 거쳐 상기 어드레스 및 데이타 공유버스(A/D)에 연결되고, 상기 CPU(10)의 데이타변환인식신호() 및 어드레스래치인에이블신호()가 배타적오아게이트(EX-OR)의 입력단에 연결되고, 상기 배타적오아게이트(EX-OR)의 출력단이 상기 양방향3상태버퍼(40)의 인에이블단()에 연결됨과 아울러 인버터(IV1)를 통해 양방향3상태버퍼(50)의 인에이블단()에 연결되고, 상기 CPU(10)의 어드레스래치인에이블신호() 및 칩셀렉터신호()가 메모리(60)의단에 연결되고, 상기 CPU(10)의 리드 및 라이트신호()가 상기 양방향3상태버퍼(50)의 방향지정단과 메모리(60)의 라이트단()에 연결됨과 아울러 인버터(IV2)를 통해 상기 메모리(60)의 리이드단()에 연결되도록 구성한 것을 특징으로 하는 인터페이스회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950047355A 1995-12-07 1995-12-07 인터페이스회로 KR0152003B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950047355A KR0152003B1 (ko) 1995-12-07 1995-12-07 인터페이스회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950047355A KR0152003B1 (ko) 1995-12-07 1995-12-07 인터페이스회로

Publications (2)

Publication Number Publication Date
KR970049629A true KR970049629A (ko) 1997-07-29
KR0152003B1 KR0152003B1 (ko) 1998-10-15

Family

ID=19438229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950047355A KR0152003B1 (ko) 1995-12-07 1995-12-07 인터페이스회로

Country Status (1)

Country Link
KR (1) KR0152003B1 (ko)

Also Published As

Publication number Publication date
KR0152003B1 (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
EP0658852A3 (en) Computer system with derived local bus
KR880000862A (ko) 데이터 전송회로
KR940005203B1 (ko) 반도체 집적 회로
KR19980015249A (ko) 반도체 장치의 패드 신호 검출 회로
KR950012245A (ko) 사용자 설계 회로를 갖는 단일 칩 마이크로컴퓨터
HUP0302386A2 (hu) Chipkártya
KR970049629A (ko) 인터페이스회로
JP2975638B2 (ja) 半導体集積回路
KR900002333A (ko) 반도체 집적회로
KR870000834Y1 (ko) 마이크로 프로세서의 16비트 단위체계를 8비트 체계로 변환시키는 장치
KR900005798B1 (ko) Cpu 공유회로
KR940004729B1 (ko) 8비트 및 16비트 공용의 인터페이스 장치
KR900003527Y1 (ko) 데이타 송수신 집적회로용 디엠에이회로
KR900007614B1 (ko) 버스 콘트롤러
KR890003024Y1 (ko) 캐쉬 메모리 제어회로
KR0162295B1 (ko) 데이타버스 확장회로
KR900008883Y1 (ko) 버스 싸이클 신호 발생기
KR870004372A (ko) 퍼스널 컴퓨터의 rom 확장회로
KR19990061022A (ko) 메모리와 로직의 통합 칩 및 그 테스트 방법
KR960035219A (ko) 디지탈 신호 처리(dsp) 칩에서 입력포트 확장회로
KR970012178A (ko) 오픈 드레인 scsi 셀 버퍼
KR950025548A (ko) 베사 로컬버스와 아이사 버스의 겸용회로
KR920015202A (ko) 이중포트 기억 장치의 제어 로직 회로
KR910003512A (ko) 중앙처리장치와 주변 입출력 장치와의 인터페이스 회로
KR19990043388A (ko) 통신처리시스템의 프로세서 보드에서 롬 인터페이스장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030416

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee