KR970031334A - 데이타 출력 버퍼 - Google Patents
데이타 출력 버퍼 Download PDFInfo
- Publication number
- KR970031334A KR970031334A KR1019950045480A KR19950045480A KR970031334A KR 970031334 A KR970031334 A KR 970031334A KR 1019950045480 A KR1019950045480 A KR 1019950045480A KR 19950045480 A KR19950045480 A KR 19950045480A KR 970031334 A KR970031334 A KR 970031334A
- Authority
- KR
- South Korea
- Prior art keywords
- node
- pull
- potential
- data
- switch means
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
Abstract
본 발명은 데이타 출력버퍼의 출력단을 항상 반전위{(1/2)Vcc}로 프리차지시킨 반도체 메모리 장치의 데이타 출력버퍼에 관한 것이다. 이 데이타 출력버퍼를 사용하여 데이타를 리드할 경우, 데이타 출력버퍼의 풀-업 및 풀-다운 드라이버단에서 일어나는 풀-스윙 동작을 제거하여 동작속도 및 전력선의 노이즈를 줄이는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 제1 실시예에 의한 데이타 출력버퍼의 상세회로도.
제 3 도는 제 2 도에 도시된 기준전압 발생 회로부의 상세회로도.
Claims (12)
- 출력 단자로 고전위를 전달하는 풀-업 드라이버 수단과 출력 단자로 저전위를 출력하는 풀-다운 드라이버 수단을 구비하는 데이타 출력버퍼에 있어서, 기준 전압과 상기 데이타 출력버퍼의 출력 신호를 비교ㆍ증폭하여 상기 풀-업 드라이버 수단으로 전달하는 전위 비교 수단과, 상기 출력단자의 이전 데이타 상태에 따라 상기 풀-업 및 풀-다운 드라이버의 동작을 각각 제어하여 상기 출력단자의 전위를 항상 반전위로 유지시켜 주는 스위칭 수단을 구비하는 것을 특징으로 하는 데이타 출력버퍼.
- 제 1 항에 있어서, 상기 스위칭 수단은, 입력 데이타 신호를 상기 풀-업 드라이버 수단으로 전단하는 제1 스위치 수단과, 입력 데이타 신호를 상기 풀-다운 드라이버 수단으로 전달하는 제2스위치 수단과, 상기 전위 비교 수단의 출력 신호를 상기 풀-업 드라이버 수단으로 전달하는 제3 스위치 수단과, 상기 기준전압 발생 수단의 출력 신호를 상기 풀-다운 드라이버 수단으로 전달하는 제4스위치 수단과, 상기 제1 내지 제4 스위치 수단의 동작을 각각 제어하는 신호를 입력으로 하는 스위칭 제어신호 입력단자로 구성된 것을 특징으로 하는 데이타 출력버퍼.
- 제 2 항에 있어서, 상기 제1 내지 제4 스위치 수단은 전달 게이트인 것을 특징으로 하는 데이타 출력버퍼.
- 제 2 항에 있어서, 상기 스위칭 제어신호 입력단자로 '하이' 데이타가 입력될 때는 상기 제3 및 제4 스위치 수단이 턴-온되고, 상기 스위칭 제어신호 입력단자로 '로우' 데이타가 입력될 때는 상기 제1 및 제2 스위치 수단이 턴-온되는 것을 특징으로 하는 데이타 출력버퍼.
- 제 1 항에 있어서, 상기 풀-업 드라이버 수단은 PMOS트랜지스터이고, 상기 풀-다운 드라이버 수단은 NMOS트랜지스터인 것을 특징으로 하는 데이타 출력버퍼.
- 제 1 항에 있어서, 상기 기준전압 발생 수단은, 전원전압 및 출력노드 사이에 접속되며 게이트가 상기 출력노드에 연결된 PMOS트랜지스터와, 상기 출력노드 및 접지전압 사이에 접속되며 게이트가 상기 출력노드에 연결된 NMOS트랜지스터로 구성된 것을 특징으로 하는 데이타 출력버퍼.
- 제 1 항에 있어서, 상기 기준전압 발생 수단은, 전원전압(Vcc) 및 노드(N15) 사이에 접속된 저항(R1)과, 상기 노드(N15) 및 노드(N16) 사이에 접속되며 게이트가 상기 노드(N15)에 연결된 NMOS트랜지스터(MN10)와, 상기 노드(N16) 및 노드(N17) 사이에 접속되며 게이트가 상기 노드(N17) 사이에 연결된 PMOS트랜지스터(MP9)와, 상기 노드(N17) 및 접지전압(Vss)사이에 접속된 저항(R2)과, 전원전압(Vcc) 및 출력단자(N18) 사이에 접속되며 게이트가 상기 노드(N15)에 연결된 NMOS트랜지스터(MN11)와, 상기 출력단자(N18) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N17)에 연결된 PMOS트랜지스터(MP10)로 구성된 것을 특징으로 하는 데이타 출력버퍼.
- 제 1 항에 있어서, 상기 전위 비교 수단은, 전원전압(Vcc) 및 노드(N5, N6) 사이에 각각 접속되며 게이트가 상기 노드(N6)에 공통으로 연결된 전류미러 구조의 PMOS트랜지스터(MP2, MP3)와, 상기 노드(N5) 및 노드(N7) 사이에 접속되며 게이트가 상기 기준전압 발생 회로부(11)의 출력단자(N3)에 연결된 NMOS트랜지스터(MN12)와, 상기 노드(N6) 및 노드(N7) 사이에 접속되며 게이트가 상기 데이타 출력버퍼부(10)의 출력단자(N4)에 연결된 NMOS트랜지스터(MN3)와, 상기 노드(N7) 및 접지전압(Vss) 사이에 접속되며 게이트가 상기 노드(N8)에 연결된 NMOS트랜지스터(MN4)와, 상기 노드(N5)로 부터의 전위를 출력하는 출력단자(N5)로 구성된 것을 특징으로 하는 데이타 출력버퍼.
- 출력 단자로 고전위를 전달하는 풀-업 드라이버 수단과 출력 단자로 저전위를 출력하는 풀-다운 드라이버 수단을 구비하는 데이타 출력 버퍼에 있어서, 기준전압을 발생시키는 기준전압 발생 수단과, 상기 기준전압 발생 수단의 출력 신호와 상기 데이타 출력버퍼의 출력 신호를 비교·증폭하여 출력하는 전위 비교 수단과, 상기 기준전압 발생수단 및 전위 비교 수단으로 부터의 출력 신호를 입력으로 하여 상기 데이타 출력 버퍼의 출력단자의 전위를 항상 반전위로 유지시켜 주는 스위칭 수단을 구비하는 것을 특징으로 하는 데이타 출력버퍼.
- 제 9 항에 있어서, 상기 스위치 수단은, 제1 제어 신호에 의해 제1 노드로 전원전위를 공급하는 제1 스위치 수단과, 상기 전위 비교 수단의 출력 신호에 의해 제1 노드로 전달된 전하를 상기 출력 단자로 전달하는 제2스위치 수단과, 상기 기준전압 발생 수단의 출력신호에 의해 상기 출력 단자로 부터의 전하를 제2 노드로 공급하는 제3 스위치 수단과, 제2 제어 신호에 의해 상기 제2 노드로 부터의 전하를 접지전위로 방전시키는 제4 스위치 수단으로 구성된 것을 특징으로 하는 데이타 출력 버퍼.
- 제 10 항에 있어서, 상기 제1 제어 신호는 '로우' 데이타이고, 상기 제2 제어 신호는 '하이' 데이타인 것을 특징으로 하는 데이타 출력버퍼.
- 제 10 항에 있어서, 상기 제1 스위치 수단 및 제2 스위치 수단은 PMOS트랜지스터이고, 상기 제3 스위치 수단 및 제4 스위치 수단은 NMOS트랜지스터인 것을 특징으로 하는 데이타 출력버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950045480A KR0172783B1 (ko) | 1995-11-30 | 1995-11-30 | 데이타 출력 버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950045480A KR0172783B1 (ko) | 1995-11-30 | 1995-11-30 | 데이타 출력 버퍼 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970031334A true KR970031334A (ko) | 1997-06-26 |
| KR0172783B1 KR0172783B1 (ko) | 1999-03-30 |
Family
ID=19436941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950045480A KR0172783B1 (ko) | 1995-11-30 | 1995-11-30 | 데이타 출력 버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172783B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412134B1 (ko) * | 2001-06-27 | 2003-12-31 | 주식회사 하이닉스반도체 | 넓은 범위의 전원전압에서 동작하는 데이터 출력 버퍼 및이를 이용하는 반도체 메모리 장치 |
-
1995
- 1995-11-30 KR KR1019950045480A patent/KR0172783B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100412134B1 (ko) * | 2001-06-27 | 2003-12-31 | 주식회사 하이닉스반도체 | 넓은 범위의 전원전압에서 동작하는 데이터 출력 버퍼 및이를 이용하는 반도체 메모리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172783B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0639000B1 (en) | Flip-flop type amplifier circuit | |
| KR970055264A (ko) | 차동 증폭기 | |
| KR940017201A (ko) | 데이타 출력 버퍼 | |
| KR100202645B1 (ko) | 프리차지회로를 내장한 씨모스 출력회로 | |
| KR970051131A (ko) | 반도체 메모리의 센스 앰프 출력 제어 회로 | |
| KR900018786A (ko) | 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로 | |
| KR100211149B1 (ko) | 반도체 메모리 장치의 데이터 출력버퍼 제어회로 | |
| KR960025713A (ko) | 링 발진기 | |
| KR970031334A (ko) | 데이타 출력 버퍼 | |
| KR100230374B1 (ko) | 감지증폭기 | |
| KR0141955B1 (ko) | 메모리 셀의 비트 라인 풀업 제어 회로 | |
| KR0179810B1 (ko) | 메모리의 출력버퍼회로 | |
| KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
| KR970019060A (ko) | 데이타 출력버퍼 | |
| KR970023402A (ko) | 반도체 메모리 장치의 데이타 고속 전송회로 | |
| KR100205094B1 (ko) | 반도체 소자의 출력버퍼 회로 | |
| KR100532971B1 (ko) | 메모리 장치용 데이타 출력 장치 | |
| KR100220948B1 (ko) | 비트라인 센스앰프 구동회로 | |
| KR0172795B1 (ko) | 데이타 출력 버퍼 | |
| KR0172543B1 (ko) | 신호 전달 장치 | |
| KR100388225B1 (ko) | 센서앰프 출력 조정회로 | |
| KR0160923B1 (ko) | 어드레스 버퍼링 방법 및 그 장치 | |
| KR950022113A (ko) | 데이타 출력버퍼 | |
| KR100231601B1 (ko) | 데이터 출력 버퍼 | |
| KR960035638A (ko) | 감지 증폭기용 구동전압 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |