KR970030578A - 연속 및 분리패턴을 테스트 하는 반도체장치의 teg - Google Patents

연속 및 분리패턴을 테스트 하는 반도체장치의 teg Download PDF

Info

Publication number
KR970030578A
KR970030578A KR1019950043973A KR19950043973A KR970030578A KR 970030578 A KR970030578 A KR 970030578A KR 1019950043973 A KR1019950043973 A KR 1019950043973A KR 19950043973 A KR19950043973 A KR 19950043973A KR 970030578 A KR970030578 A KR 970030578A
Authority
KR
South Korea
Prior art keywords
pad
teg
test
angles
refracted
Prior art date
Application number
KR1019950043973A
Other languages
English (en)
Other versions
KR0172339B1 (ko
Inventor
권태우
김태섭
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950043973A priority Critical patent/KR0172339B1/ko
Publication of KR970030578A publication Critical patent/KR970030578A/ko
Application granted granted Critical
Publication of KR0172339B1 publication Critical patent/KR0172339B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 : 본 발명은 반도체장치의 TEG에 관한 것으로, 다양한 TEG의 테스트항목 중 연속패턴과 분리패턴의 테스트를 실행하는 반도체장치의 TEG에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제 : 종래의 TEG패턴에서 상기 테스트라인들은 180도 각도로 굴절되어 있다. 이러한 TEG패턴에서는 매인 칩의 패턴형태가 90도 혹은 45도 각도를 가지고 형성되는 경우에 테스트를 정확하게 실시할 수 없게 된다. 또한 종래 형태에서는 상기 TEG패턴이 플랫(flat)형태의 공정만을 테스트하게 되고 토폴로지(topology) 즉, 표면의 굴곡이 있는 공정의 경우 테스트를 실행하는 데 어려움이 따르게 된다. 상기와 같은 문제점을 해결하는 것이 본 발명의 과제이다.
3. 발명의 해결방법의 요지 : 소정의 신호전압이 인가되는 제1패드와, 소정의 제2패드 및 소정의 제3패드를 구비하는 반도체장치의 TEG에 있어서, 상기 제1패드와 제2패드 사이에 연속적으로 접속되고 제1, 제2 및 제3 각도로 굴절된 제1테스트라인과, 상기 제1패드와 제3패드 사이에 연속적으로 접속되고 제1, 제2 및 제3각도로 굴절된 제2테스트라인으로 구성된 연속패턴과 : 상기 제1패드와 접속되고 상기 제2 및 제3패드 방향으로 제1, 제2 및 제3각도로 굴절된 제1테스트라인과, 상기 제2패드와 접속되고 상기 제1패드방향으로 제1, 제2 및 제3각도로 굴절된 제2테스트라인과, 상기 제3패드와 접속되고 상기 제1패드방향으로 제1, 제2 및 제3각도로 굴절된 제3테스트라인으로 구성된 분리패턴을 구비함을 특징으로 하는 반도체장치의 TEG를 구현하므로써 상기 과제를 해결하게 된다.
4. 발명의 중요한 용도 : 다양한 각도로 형성되고, 표면이 평평하거나 굴곡이 있는 반도체장치의 매인 칩의 불량상태를 검증하는 TEG.

Description

연속 및 분리패턴을 테스트 하는 반도체장치의 TEG
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 따른 TEG의 연속패턴.

Claims (5)

  1. 소정의 신호전압이 인가되는 제1패드와, 소정의 제2패드 및 소정의 제3패드를 구비하는 반도체장치의 TEG에 있어서, 상기 제1패드와 제2패드 사이에 연속적으로 접속되고 제1, 제2 및 제3 각도로 굴절된 제1테스트라인과, 상기 제1패드와 제3패드 사이에 연속적으로 접속되고 제1, 제2 및 제3각도로 굴절된 제2테스트라인으로 구성된 연속패턴과; 상기 제1패드와 접속되고 상기 제2 및 제3패드 방향으로 제1, 제2 및 제3각도로 굴절된 제1테스트라인과, 상기 제2패드와 접속되고 상기 제1패드방향으로 제1, 제2 및 제3각도로 굴절된 제2테스트라인과, 상기 제3패드와 접속되고 상기 제1패드 방향으로 제1, 제2 및 제3각도로 굴절된 제3테스트라인으로 구성된 분리패턴을 구비함을 특징으로 하는 반도체장치의 TEG.
  2. 제1항에 있어서, 상기 제1, 제2 및 제3각도가 각각 180도, 90도 및 45도임을 특징으로 하는 반도체장치의 TEG.
  3. 제1항에 있어서, 상기 연속패턴의 제1테스트라인과 제2테스트라인이 반도체장치의 플랫영역과 토폴로지영역을 동시에 테스트함을 특징으로 하는 반도체장치의 TEG.
  4. 제1항에 있어서, 상기 분리패턴의 제1, 제2테스트라인과 제1, 제3테스트라인이 반도체장치의 플랫영역과 토폴로지영역을 동시에 테스트함을 특징으로 하는 반도체장치의 TEG.
  5. 제3항 또는 제4항에 있어서, 상기 플랫영역과 토폴로지영역이 동일한 패턴으로 형성됨을 특징으로 하는 반도체 장치의 TEG.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950043973A 1995-11-27 1995-11-27 연속 및 분리패턴을 테스트 하는 반도체장치의 teg KR0172339B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950043973A KR0172339B1 (ko) 1995-11-27 1995-11-27 연속 및 분리패턴을 테스트 하는 반도체장치의 teg

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950043973A KR0172339B1 (ko) 1995-11-27 1995-11-27 연속 및 분리패턴을 테스트 하는 반도체장치의 teg

Publications (2)

Publication Number Publication Date
KR970030578A true KR970030578A (ko) 1997-06-26
KR0172339B1 KR0172339B1 (ko) 1999-03-30

Family

ID=19435896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950043973A KR0172339B1 (ko) 1995-11-27 1995-11-27 연속 및 분리패턴을 테스트 하는 반도체장치의 teg

Country Status (1)

Country Link
KR (1) KR0172339B1 (ko)

Also Published As

Publication number Publication date
KR0172339B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR900015142A (ko) 반도체 집적회로장치
KR920005293A (ko) 프로우빙 테스트 방법
KR900010999A (ko) 반도체 장치
KR910019236A (ko) 반도체장치
KR970030578A (ko) 연속 및 분리패턴을 테스트 하는 반도체장치의 teg
KR880009414A (ko) 강자성체 자기 저항 소자 및 그 제조방법
KR910015039A (ko) 반도체웨이퍼
KR900001005A (ko) 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법
KR970072293A (ko) 반도체 집적회로 및 시스템
KR950012613A (ko) 반도체 장치 및 그 제조 방법
KR970053273A (ko) 웨이퍼 결함 검사방법
KR940016653A (ko) 포토마스크를 이용한 반도체 소자의 공정 모니터 방법
KR960035761A (ko) 중첩마크가 구비된 반도체 장치
JPH0595039A (ja) 半導体装置
JPH04254342A (ja) 半導体集積回路装置
KR970018767A (ko) 반도체 소자의 스크라이브 레인 테그 구조
JPH1117291A (ja) プリント配線基板
KR970028813A (ko) 반도체장치 제조용 레티클
KR980005979A (ko) 반도체 웨이퍼
KR970051933A (ko) 반도체장치 제조용 레티클 및 그를 이용하여 제조된 웨이퍼
KR970049990A (ko) 표시 패널 및 그 제조 방법
KR960039399A (ko) 마스크 롬의 구조
KR970053204A (ko) Teg용 전극 패드
JPS52115188A (en) Prober
US20060195288A1 (en) Method for at speed testing of multi-clock domain chips

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee