KR970023762A - 반도체장치의 평탄화방법 - Google Patents

반도체장치의 평탄화방법 Download PDF

Info

Publication number
KR970023762A
KR970023762A KR1019950034119A KR19950034119A KR970023762A KR 970023762 A KR970023762 A KR 970023762A KR 1019950034119 A KR1019950034119 A KR 1019950034119A KR 19950034119 A KR19950034119 A KR 19950034119A KR 970023762 A KR970023762 A KR 970023762A
Authority
KR
South Korea
Prior art keywords
material layer
semiconductor device
cmp process
impurity
etching
Prior art date
Application number
KR1019950034119A
Other languages
English (en)
Other versions
KR0156143B1 (ko
Inventor
박래학
김용권
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950034119A priority Critical patent/KR0156143B1/ko
Publication of KR970023762A publication Critical patent/KR970023762A/ko
Application granted granted Critical
Publication of KR0156143B1 publication Critical patent/KR0156143B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체장치의 평탄화방법에 관한 것으로, CMP공정에 적당하도록 단차가 높은 영역의 연마비율을 상대적으로 높게 조절하여 CMP공정시 평탄도가 향상되도록 한 것이다.
본 발명은 단차가 있는 기판상에 평탄화될 물질층을 형성하는 단계와, 단차가 높은 부위의 상기 물질층 상부를 CMP공정 시 다른 부분보다 높은 연마비를 갖는 물질층으로 선택적으로 변화시키는 단계, 및 CMP공정에 의해 상기 물질층을 연마하여 평탄화시키는 단계로 이루어지는 반도체장치의 평탄화방법을 제공한다.

Description

반도체장치의 평탄화방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 반도체장치의 평탄화방법을 도시한 공정순서도.

Claims (13)

  1. 단차가 있는 기판상에 펑탄화될 물질층을 형성하는 단계와, 단차가 높은 부위의 상기 물질층 상부를 CMP공정시 다른 부분보다 높은 연마비를 갖는 물질층으로 선택적으로 변화시키는 단계, 및 CMP공정에 의해 상기 물질층을 연마하여 평탄화시키는 단계로 이루어지는 것을 특징으로 하는 반도체 장치의 평탄화방법.
  2. 제1항에 있어서, 상기 평탄화될 물질층은 산화막으로 형성하는 것을 특징으로 하는 반도체장치의 평탄화방법.
  3. 제1항에 있어서, 상기 단차가 높은 부위의 물질층부분을 CMP공정시 다른 부분보다 높은 연마비를 갖는 물질층으로 선택적으로 변화시키는 단계는 상기 단차가 높은 부위의 물질층 부분에 불순물을 선택적으로 이온주입하는 공정에 의해 이루어지는 것을 특징으로 하는 반도체장치의 평탄화방법.
  4. 제3항에 있어서 상기 불순물로 B와 P, 또는 B, P, F, As중의 어느 하나를 이용하는 것을 특징으로 하는 반도체장치의 평탄화방법.
  5. 단차가 있는 기판상에 평탄화될 제1물질층을 형성하는 단계와, 상기 제1물질층상에 평탄한 표면을 갖는 제2물질층을 형성하는 단계, 상기 제1물질층 및 제2물질층에 분순물을 소정깊이로 이온주입하는 단계, 상기 제1물질층에 대해 식각선택성을 갖는 식각방법에 의해 상기 제2물질층을 식각하는 단계, 및 CMP공정에 의해 상기 제1물질층을 연마하여 평탄화시키는 단계로 이루어지는 것을 특징으로 하는 반도체장치의 평탄화방법.
  6. 제5항에 있어서, 상기 제1물질층은 산화막으로 형성하는 것을 특징으로 하는 반도체장치의 평탄화방법.
  7. 제5항에 있어서, 상기 불순물로 B와, P, 또는 B, P, F, As중의 어느하나를 이용하는 것을 특징으로 하는 반도체 장치의 평탄화방법.
  8. 제5항에 있어서, 상기 제2물질층은 포토레지스트 또는 폴리이미드로 형성하는 것을 특징으로 하는 반도체장치의 평탄화방법.
  9. 제5항에 있어서, 상기 제2물질층은 회전방법에 의해 형성하는 것을 특징으로 하는 반도체장치의 평탄화방법.
  10. 제5항에 있어서, 상기 이온주입공정시 불순문의 주입깊이는 상기 제2물질층 두께의 1/2이상이 되도록 하는 것을 특징으로 하는 반도체장치의 평탄화방법.
  11. 제5항에 있어서, 상기 제1물질층 및 제2물질층에 불순물을 소정깊이로 이온주입하는 단계에 의해 단차가 높은 부위의 상기 제1물질층 부분에만 선택적으로 불순물이 주입되는 것을 특징으로 하는 반도체장치의 평탄화방법.
  12. 제11항에 있어서, 상기 단차가 높은 부위의 상기 제1물질층 부분의 CMP공정시의 연마비가 다른 부분에 비해 빠른 것을 특징으로 하는 반도체장치의 평탄화방법.
  13. 제5항에 있어서, 상기 제1물질층에 대해 식각선택성을 갖는 식각방법은 O2플라즈마를 이용한 식각방법이나 습식식각방법 임을 특징으로 하는 반도체장치의 평탄화방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950034119A 1995-10-05 1995-10-05 반도체장치의 평탄화방법 KR0156143B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950034119A KR0156143B1 (ko) 1995-10-05 1995-10-05 반도체장치의 평탄화방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950034119A KR0156143B1 (ko) 1995-10-05 1995-10-05 반도체장치의 평탄화방법

Publications (2)

Publication Number Publication Date
KR970023762A true KR970023762A (ko) 1997-05-30
KR0156143B1 KR0156143B1 (ko) 1998-12-01

Family

ID=19429329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950034119A KR0156143B1 (ko) 1995-10-05 1995-10-05 반도체장치의 평탄화방법

Country Status (1)

Country Link
KR (1) KR0156143B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469140B1 (ko) * 1997-10-06 2005-04-06 주식회사 하이닉스반도체 반도체소자의 평탄화방법

Also Published As

Publication number Publication date
KR0156143B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
CN100580902C (zh) 半导体器件的制造方法
KR970004045A (ko) 소이(soi) 구조의 모스 트랜지스터 및 그 제조방법
CA2125465A1 (en) Method of Making Integrated Circuits
EP0872885B1 (en) A method of filling shallow trenches
JP2000058637A (ja) 半導体基板に浅いトレンチ絶縁構造を形成する方法
CN109545676A (zh) 半导体器件栅极高度平坦化方法
KR100272141B1 (ko) 반도체장치의 제조방법
US6180489B1 (en) Formation of finely controlled shallow trench isolation for ULSI process
KR970023762A (ko) 반도체장치의 평탄화방법
US6265325B1 (en) Method for fabricating dual gate dielectric layers
JP2000091415A (ja) Ｓｔｉの形成方法
KR960015848A (ko) 반도체소자의 소자분리절연막 형성방법
KR930011166A (ko) 폴리쉬공정을 구비한 트렌치아이솔레이션의 형성방법 및 반도체장치의 제조방법
KR970072117A (ko) 반도체 장치의 평탄화 방법
JPH0870039A (ja) 半導体装置の製造方法
US20020076653A1 (en) Novel method to planarize semiconductor surface
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
KR100333659B1 (ko) 게이트패턴변형에의한평탄화방법
KR100404224B1 (ko) 반도체 소자의 화학적 기계적 연마 공정에서 피식각물의불균일성 개선 방법
KR970018024A (ko) 반도체 장치의 평탄화 방법
KR970023825A (ko) 스페이서 필라를 이용한 반도체장치의 평탄화 방법
KR100223911B1 (ko) 반도체 소자의 격리영역 형성방법
KR980005425A (ko) 반도체장치의 얕은 접합(shallow junction)층 형성방법
KR970052014A (ko) 이중 스토퍼를 이용한 soi 웨이퍼 제조방법
KR960039275A (ko) 반도체 장치의 소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060619

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee