KR970019035A - 듀티 제어회로 - Google Patents
듀티 제어회로 Download PDFInfo
- Publication number
- KR970019035A KR970019035A KR1019950030037A KR19950030037A KR970019035A KR 970019035 A KR970019035 A KR 970019035A KR 1019950030037 A KR1019950030037 A KR 1019950030037A KR 19950030037 A KR19950030037 A KR 19950030037A KR 970019035 A KR970019035 A KR 970019035A
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- transistor
- level
- electrode connected
- signal
- Prior art date
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
본 발명은 듀티 제어회로를 공개한다. 그 회로는 외부 제어신호에 의해서 제어되는 풀업 트랜지스터, 상기 풀업 트랜지스터에 연결되고 입력신호에 의해서 제어되는 풀다운 트랜지스터, 상기 풀다운 트랜지스터와 접지전압 사이에 병렬 연결된 캐패시터, 및 상기 외부 제어신호가 일정하고, 상기 입력신호가 "로우"레벨에서 "하이"레벨로 천이하면, 상기 풀다운 트랜지스터가 온되어 "하이"레벨의 출력신호를 출력하고, 상기 입력신호가 "하이"레벨에서 "로우"레벨로 천이하면, 상기 외부 제어신호의 크기를 조절하여 상기 캐패시터에 충전되는 전압을 조절함에 의해서 상기 출력신호의 "로우"레벨로의 지연시간을 조절하여 듀티가 조절된 신호를 출력하기 위한 출력수단으로 구성되어 있다. 따라서, 입력신호의 듀티를 조절할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 듀티 제어회로의 블록도이고,
제2도는 본 발명의 듀티 제어회로를 나타내는 것이다.
Claims (2)
- 외부 제어신호에 의해서 제어되는 풀업 트랜지스터; 상기 풀업 트랜지스터에 연결되고 입력신호에 의해서 제어되는 풀다운 트랜지스터; 상기 풀다운 트랜지스터와 접지전압 사이에 병렬 연결된 캐패시터; 및 상기 외부 제어신호가 일정하고, 상기 입력신호가 "로우"레벨에서 "하이"레벨로 천이하면, 상기 풀다운 트랜지스터가 온되어 "하이"레벨의 출력신호를 출력하고, 상기 입력신호가 "하이"레벨에서 "로우"레벨로 천이하면, 상기 외부 제어신호의 크기를 조절하여 상기 캐패시터에 충전되는 전압을 조절함에 의해서 상기 출력신호의 "로우"레벨로의 지연시간을 조절하여 듀티가 조절된 신호를 출력하기 위한 출력수단을 구비한 것을 특징으로 하는 듀티 제어회로.
- 제1항에 있어서, 상기 출력수단은 전원전압에 연결된 소오스 전극과 상기 풀업 트랜지스터와 풀다운 트랜지스터의 공통점에 연결된 게이트 전극을 가진 제1PMOS트랜지스터; 상기 제1PMOS트랜지스터의 드레인 전극에 연결된 드레인 전극과 상기 풀업 트랜지스터와 풀다운 트랜지스터의 공통점에 연결된 게이트 전극을 가진 제1NMOS트랜지스터; 전원전압에 연결된 드레인 전극과 상기 제1PMOS트랜지스터의 드레인 전극에 연결된 게이트 전극과 상기 제1NMOS트랜지스터의 소오스 전극에 연결된 소오스 전극을 가진 제2NMOS트랜지스터; 및 상기 제2NMOS트랜지스터의 소오스 전극에 연결된 드레인 전극과 상기 풀업 트랜지스터와 풀다운 트랜지스터의 공통점에 연결된 게이트 전극과 접지전압에 연결된 소오스 전극을 가진 제3NMOS트랜지스터를 구비한 것을 특징으로 하는 듀티 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030037A KR970019035A (ko) | 1995-09-14 | 1995-09-14 | 듀티 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950030037A KR970019035A (ko) | 1995-09-14 | 1995-09-14 | 듀티 제어회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970019035A true KR970019035A (ko) | 1997-04-30 |
Family
ID=66615308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950030037A KR970019035A (ko) | 1995-09-14 | 1995-09-14 | 듀티 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970019035A (ko) |
-
1995
- 1995-09-14 KR KR1019950030037A patent/KR970019035A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950027822A (ko) | 전압레벨변환회로 | |
| KR950030341A (ko) | 반도체 소자의 부스트랩 회로 | |
| KR930003540A (ko) | 노이즈가 억제되는 데이타 출력 버퍼 | |
| KR950010340A (ko) | 정 전류 발생 장치 | |
| KR970705237A (ko) | 공급 및 인터페이스로 구성 가능한 입력/출력 버퍼(supply and interface configurable input/output buffer) | |
| KR950026112A (ko) | 데이타 출력버퍼 제어회로 | |
| KR940010529A (ko) | 입력 버퍼 | |
| KR940017190A (ko) | 입력버퍼 | |
| KR920018758A (ko) | 집적 반도체 회로 | |
| KR850005057A (ko) | 게이트 회로장치 | |
| KR920013442A (ko) | 집적 회로용 용량성-부하 고속 구동 회로 | |
| KR970019035A (ko) | 듀티 제어회로 | |
| KR100331257B1 (ko) | 일정한지연을갖는지연회로 | |
| KR960039637A (ko) | 집적 버퍼회로 | |
| KR880012012A (ko) | 논리회로 | |
| KR960019978A (ko) | 펄스 발생기 | |
| KR950013039A (ko) | 신호 입력장치 | |
| KR100188007B1 (ko) | 펄스 발생회로 | |
| KR950013031A (ko) | 전압변화 대응 지연회로 | |
| KR950020695A (ko) | 고전위 전달회로 | |
| KR950022125A (ko) | 데이타 출력버퍼 | |
| KR970055470A (ko) | 레벨 쉬프트회로 | |
| KR970055512A (ko) | 데이타 출력 버퍼 | |
| KR980006881A (ko) | 반도체 메로리 장치의 입력 버퍼 | |
| KR930020446A (ko) | 3상태 출력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |