KR970018707A - 박막트랜지스터 및 그 제조방법 - Google Patents
박막트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR970018707A KR970018707A KR1019950032942A KR19950032942A KR970018707A KR 970018707 A KR970018707 A KR 970018707A KR 1019950032942 A KR1019950032942 A KR 1019950032942A KR 19950032942 A KR19950032942 A KR 19950032942A KR 970018707 A KR970018707 A KR 970018707A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- conductive layer
- thin film
- film transistor
- redundant
- Prior art date
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
박막트랜지스터 및 그 제조방법에 관해 개시한다. 본 발명은 기판위에 형성된 게이트 전극과 게이트 절연막을 사이에 두고 대향배치된 비정질 반도체층, 상기 게이트 전극에 대향하는 채널영역을 제외한 비정질 반도체층의 양측에 접속되고 상기 게이트 전극과 일부 중첩되는 부분을 가지는 n+비정질 반도체층, 상기 n+비정질 반도체층의 표면에 형성된 완충층 및 상기 완충층과 용장층을 사이에 두고 대향배치된 소오스전극과 드레인 전극을 구비하는 것을 특징으로 하는 박막트랜지스터를 제공한다. 본 발명은 또한 상기 박막트랜지스터를 제조하는데 있어서 가장 적합한 제조방법을 제공한다. 본 발명에 의하면 용장층과 n+비정질 반도체층의 반응에 의한 합금화합물의 생성이 방지되므로 박막트랜지스터의 신뢰도가 증가하고, 특성이 우수한 박막트랜지스터를 제조할 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제8도는 본 발명의 실시예에 의한 박막트랜지스터의 제조방법을 나타내는 단면도들이다.
Claims (7)
- 기판위에 형성된 게이트 전극과 게이트 절연막을 사이에 두고 대향배치된 비정질 반도체층; 상기 게이트 전극에 대향하는 채널영역을 제외한 비정질 반도체층의 양측에 접속되고 상기 게이트 전극과 일부 중첩되는 부분을 가지는 n+비정질 반도체층; 상기 n+비정질 반도체층의 표면에 형성된 완충층; 및 상기 완충층과 용장층을 사이에 두고 대향배치된 소오스전극과 드레인 전극을 구비하는 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 완충층은 다결정 실리콘, 몰리브덴, 텅스텐 및 크롬 중에서 어느 하나로 형성된 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 용장층은 알루미늄으로 형성된 것을 특징으로 하는 박막트랜지스터.
- 제1항에 있어서, 상기 소오스 전극과 드레인 전극은 크롬, 탄탈륨, 티타늄, 몰리브덴 및 텅스텐 중에서 어느하나의 금속으로 형성된 것을 특징으로 하는 박막트랜지스터.
- 기판에 형성된 제1도전층을 박막트랜지스터의 게이트로 패터닝하는 단계; 상기 반도체 기판 전면에 게이트 절연막, 제2도전층 및 제3도전층을 차례대로 적층하는 단계; 상기 제3도전층위에 완충층을 형성한 후 열처리하는 단계; 상기 완충층위에 용장층을 형성하고 제2도전층내의 채널영역과 대응되는 부분의 용장층을 식각하여 용장층패턴을 형성하는 단계; 상기 용장층패턴위에 제4도전층패턴을 형성하는 단계; 상기 제4도전층패턴과 용장층패턴을 식각마스크로하여 상기 완충층과 제3도전층을 식각하여 제2도전층의 채널영역 표면을 노출시키는 단계를 구비하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제5항에 있어서, 상기 제1도전층은 다결정실리콘을, 제2도전층은 비정질 실리콘을, 제3도전층은 n+형 비정질 실리콘을 이용하여 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제5항에 있어서, 상기 완충층을 형성한 후 열처리하는 단계에 의해 완충층과 제3도전층이 반응하여 실리사이드가 형성되는 것을 특징으로 하는 박막트랜지스터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032942A KR970018707A (ko) | 1995-09-29 | 1995-09-29 | 박막트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950032942A KR970018707A (ko) | 1995-09-29 | 1995-09-29 | 박막트랜지스터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970018707A true KR970018707A (ko) | 1997-04-30 |
Family
ID=66616062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950032942A KR970018707A (ko) | 1995-09-29 | 1995-09-29 | 박막트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970018707A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8252639B2 (en) | 2004-09-24 | 2012-08-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
-
1995
- 1995-09-29 KR KR1019950032942A patent/KR970018707A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8252639B2 (en) | 2004-09-24 | 2012-08-28 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034750A (ko) | 트랜지스터소자 및 그 제작방법 | |
| KR970052544A (ko) | 반도체 소자의 폴리레지스터 구조 및 그 제조방법 | |
| GB2151847A (en) | Semiconductor device with metal silicide layer and fabrication process thereof. | |
| JP2722890B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| KR970053971A (ko) | 정전기 방지용 트랜지스터 및 그의 제조방법 | |
| KR970018707A (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPS59161072A (ja) | 半導体装置 | |
| KR970018701A (ko) | 반도체 장치의 트랜지스터 제조방법 | |
| KR100341883B1 (ko) | 반도체소자의도전배선제조방법 | |
| KR970054507A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPS58142579A (ja) | Ｍｏｓトランジスタ | |
| JPH06163903A (ja) | 薄膜トランジスタ | |
| KR960012386A (ko) | 박막트랜지스터 제조방법 | |
| JPH10214796A (ja) | 配線接続構造の形成方法 | |
| KR960032601A (ko) | 폴리사이드와 폴리사이드간의 접촉방법 | |
| KR970053084A (ko) | 다층 게이트를 구비한 반도체 장치의 제조방법 | |
| KR960006086A (ko) | 이중 채널을 갖는 트랜지스터 및 그 제조방법 | |
| KR960043203A (ko) | 반도체장치의 제조방법 | |
| KR930011311A (ko) | Cmos 인버터 구조 및 제조방법 | |
| KR970077358A (ko) | 반도체 장치의 트랜지스터의 게이트 전극 형성 방법 | |
| KR970023866A (ko) | 모스 트랜지스터 제조 방법 | |
| KR960039140A (ko) | 반도체 소자의 게이트 전극 제조방법 | |
| KR950021647A (ko) | 디램셀 형성방법 | |
| KR970054481A (ko) | 박막 트랜지스터 제조방법 | |
| KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |