KR970013752A - 주문용 로직 어레이 및 그 일부를 형성하는 셀 - Google Patents

주문용 로직 어레이 및 그 일부를 형성하는 셀 Download PDF

Info

Publication number
KR970013752A
KR970013752A KR1019960033444A KR19960033444A KR970013752A KR 970013752 A KR970013752 A KR 970013752A KR 1019960033444 A KR1019960033444 A KR 1019960033444A KR 19960033444 A KR19960033444 A KR 19960033444A KR 970013752 A KR970013752 A KR 970013752A
Authority
KR
South Korea
Prior art keywords
multiplexer
cell
logic array
input
output stage
Prior art date
Application number
KR1019960033444A
Other languages
English (en)
Inventor
로템 에란
예이츠라엘리 예후다
요엘리 유지
Original Assignee
메이어 야나이
칩 익스프레스(이스라엘) 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메이어 야나이, 칩 익스프레스(이스라엘) 엘티디 filed Critical 메이어 야나이
Publication of KR970013752A publication Critical patent/KR970013752A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 게이트 어레이의 주요 빌딩 블록의 구조에 관한 것이다. 주문용 로직 어레이의 요소를 구상하는 셀은 제2 멀티플랙서의 입력단에 첫번째 멀리플랙서의 출력단이 접소되는 서로 다른 제1 멀티플랙서와 제2 멀티플랙서로 구성된다. 또한, 본 발명에 따른 바람직한 다른 일예로서, 주문용 로직 어레이는 다수개의 셀을 포함하며, 상기 셀은 각각 제2 멀티플랙서의 입력단에 제1 멀티플랙서의 출력단이 접속되는 서로 다른 제1 멀티플랙서와 제2 멀티플랙서를 포함한다. 본 발명에 따른 또 다른 바람직한 일예로서, 셀은 주문용 로직 어레이의 요소를 구성하며, 서로 다른 구동 용량을 갖는 제1, 제2 출력단이 구비되는 것을 특징으로 한다. 서로 다른 제1, 제2 멀티플랙서는 각기 다른 구동 용량을 갖는다. 즉, 제2 멀티플랙서의 구동 용량은 제1 멀티플랙서의 구동용량의 두배이다. 상기 제1, 제2 멀티플랙서는 서로 다른 입력 부하를 받는다. 즉, 제1 멀티플렉서의 입력 부하는 제2 멀티플랙서는 입력 부하의 절반에 미치지 못한다. 상기 각각의 제1, 제2 멀티플랙서는 인버팅 멀티플랙서이다. 본 발명의 바람직한 실시예에 따르면, 셀은 기성품인 게이트 레이어와 금석 레이어를 포함한다.

Description

주문용 로직 어레이 및 그 일부를 형성하는 셀
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 로직 셀을 도시한 개략도.

Claims (18)

  1. 제2 멀티플랙서의 입력단에 제1 멀티플랙서의 출력단이 접속되는 서로 다른 제1 멀티플랙서와 제2 멀티플랙서로 구성되는 것을 특징으로 하는 주문용 로직 어레이의 요소를 구성하는 셀.
  2. 제1항에 있어서, 상기 제1 멀티플랙서와 제2 멀티플랙서는 서로 다른 구동 용량을 가지는 것을 특징으로 하는 주문용 로직 어레이의 요소를 구성하는 셀.
  3. 제2항에 있어서, 상기 제2 멀티플랙서의 구동 용량은 제1 멀티플랙서의 구동 용량의 2배인 것을 특징으로 하는 주문용 로직 어레이의 요소를 구성하는 셀.
  4. 제1항에 있어서, 상기 제1 멀티플랙서와 제2 멀티플랙서는 서로 다른 입력 부하를 가지는 것을 특징으로 하는 주문용 로직 어레이의 요소를 구성하는 셀.
  5. 제4항에 있어서, 상기 제1 멀티플렉서의 입력 부하는 제2 멀티플랙서의 입력 부하의 절반에 미치지 못하는 것을 특징으로 하는 주문용 로직 어레이의 요소를 구성하는 셀.
  6. 제1항에 있어서, 제1 멀티플랙서와 제2 멀티플랙서는 인버팅 멀티플랙서인 것을 특징으로 하는 주문용 로직 어레이의 요소를 구성하는 셀.
  7. 제1항에 있어서, 주문용이 아닌 게이트 레이어와 금속 레이어를 포함하는 주문용 로직 어레이의 요소를 구성하는 셀.
  8. 제1 멀티플랙서와 이와 다른 제2 멀티플랙서로 구성되고, 제1 멀티플랙서의 출력단이 제2 멀티플랙서의 입력단에 접속되는 것을 특징으로 하는 복수개의 셀로 구성되는 주문용 로직 어레이.
  9. 제8항에 있어서, 상기 제1 멀티플랙서와 제2 멀티플랙서는 서로 다른 구동 용량을 가지는 것을 특징으로 하는 복수개의 셀로 구성되는 주문용 로직 어레이.
  10. 제9항에 있어서, 상기 제2 멀티플랙서의 구동용량은 제1 멀티플랙서의 구동 용량의 두배가되는 것을 특징으로 하는 복수개의 셀로 구성되는 주문용 로직 어레이.
  11. 제8항에 있어서, 상기 제1 멀티플랙서와 제2 멀티플랙서는 다른 입력 부하를 가지는 것을 특징으로 하는 복수개의 셀로 구성되는 주문용 로직 어레이.
  12. 제11항에 있어서, 제1 멀티플렉서의 입력 부하는 제2 멀티플랙서는 입력 부하의 반에 못미치는 못하는 것을 특징으로 하는 복수개의 셀로 구성되는 주문용 로직 어레이.
  13. 제8항에 있어서, 상기 제1 멀티플랙서와 제2 멀티플랙서는 인버팅 멀티플랙서인 것을 특징으로 하는 복수개의 셀로 구성되는 주문용 로직 어레이.
  14. 제8항에 있어서, 주문용이 아닌 게이트 레이어와 금속 레이어를 포함하는 것을 특징으로 하는 복수 개의 셀로 구성되는 주문용 로직 어레이.
  15. 다른 구동 옹량을 가진 제1 출력단과 제2 출력단을 가지는 멀티플랙서를 1개 이상 포함하는 것을 특징으로 하는 주문용 로직 어레이의 부분을 형성하는 셀.
  16. 제15항에 있어서, 제2 출력단의 구동 용량은 제1 출력단의 구동용량의 2배인 것을 특징으로 하는 주문용 로직 어레이의 부분을 형성하는 셀.
  17. 제15항에 있어서, 제1 출력단은 제2 출력단의 구동 용량의 5배인 것을 특징으로 하는 주문용 로직 어레이의 부분을 형성하는 셀.
  18. 제1항에 있어서, 제2 멀티플랙서는 제1 출력단과 제2 출력단으로 구성되며, 상기 제1 출력단은 제2 출력단 보다 낮은 구동 용량을 가지고, 제1 출력단은 제1 멀티플랙서의 입력단으로 피이드백 신호를 제공하도록 선택적으로 주문할 수 있는 것을 특징으로 하는 주문용 로직 어레이의 요소를 구성하는 셀.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960033444A 1995-08-18 1996-08-12 주문용 로직 어레이 및 그 일부를 형성하는 셀 KR970013752A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/516,990 US5684412A (en) 1995-08-18 1995-08-18 Cell forming part of a customizable logic array
US08/516,990 1995-08-18

Publications (1)

Publication Number Publication Date
KR970013752A true KR970013752A (ko) 1997-03-29

Family

ID=24057916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960033444A KR970013752A (ko) 1995-08-18 1996-08-12 주문용 로직 어레이 및 그 일부를 형성하는 셀

Country Status (5)

Country Link
US (1) US5684412A (ko)
JP (1) JPH09116124A (ko)
KR (1) KR970013752A (ko)
CA (1) CA2181874A1 (ko)
TW (1) TW326567B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6236229B1 (en) 1999-05-13 2001-05-22 Easic Corporation Integrated circuits which employ look up tables to provide highly efficient logic cells and logic functionalities
US6194912B1 (en) 1999-03-11 2001-02-27 Easic Corporation Integrated circuit device
US6245634B1 (en) 1999-10-28 2001-06-12 Easic Corporation Method for design and manufacture of semiconductors
US6331733B1 (en) 1999-08-10 2001-12-18 Easic Corporation Semiconductor device
US6331790B1 (en) 2000-03-10 2001-12-18 Easic Corporation Customizable and programmable cell array
US6294927B1 (en) 2000-06-16 2001-09-25 Chip Express (Israel) Ltd Configurable cell for customizable logic array device
JP3555080B2 (ja) 2000-10-19 2004-08-18 Ｎｅｃエレクトロニクス株式会社 汎用ロジックモジュール及びこれを用いたセル
JP3621354B2 (ja) * 2001-04-04 2005-02-16 Ｎｅｃエレクトロニクス株式会社 半導体集積回路の配線方法及び構造
JP3953313B2 (ja) * 2001-12-21 2007-08-08 Ｎｅｃエレクトロニクス株式会社 汎用ロジックモジュールを用いたａｓｉｃ及びその設計・製造方法
JP2003273336A (ja) * 2002-03-13 2003-09-26 Nec Electronics Corp 汎用ロジックセルアレイ及びこれを用いたａｓｉｃ
JP4156864B2 (ja) * 2002-05-17 2008-09-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2003338750A (ja) * 2002-05-20 2003-11-28 Nec Electronics Corp 汎用ロジックセル、これを用いた汎用ロジックセルアレイ、及びこの汎用ロジックセルアレイを用いたａｓｉｃ
JP2004112653A (ja) * 2002-09-20 2004-04-08 Nec Electronics Corp 半導体装置
DE102004014472B4 (de) * 2004-03-24 2012-05-03 Infineon Technologies Ag Anwendungsspezifischer integrierter Halbleiter-Schaltkreis
KR100700645B1 (ko) * 2005-01-10 2007-03-27 삼성에스디아이 주식회사 액정 표시 장치 및 그의 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5055716A (en) * 1990-05-15 1991-10-08 Siarc Basic cell for bicmos gate array
US5289021A (en) * 1990-05-15 1994-02-22 Siarc Basic cell architecture for mask programmable gate array with 3 or more size transistors
US5122685A (en) * 1991-03-06 1992-06-16 Quicklogic Corporation Programmable application specific integrated circuit and logic cell therefor
US5436574A (en) * 1993-11-12 1995-07-25 Altera Corporation Universal logic module with arithmetic capabilities
US5391943A (en) * 1994-01-10 1995-02-21 Mahant-Shetti; Shivaling S. Gate array cell with predefined connection patterns

Also Published As

Publication number Publication date
TW326567B (en) 1998-02-11
US5684412A (en) 1997-11-04
JPH09116124A (ja) 1997-05-02
CA2181874A1 (en) 1997-02-19

Similar Documents

Publication Publication Date Title
KR970013752A (ko) 주문용 로직 어레이 및 그 일부를 형성하는 셀
US5162666A (en) Transmission gate series multiplexer
US5805477A (en) Arithmetic cell for field programmable devices
US5260611A (en) Programmable logic array having local and long distance conductors
US5923060A (en) Reduced area gate array cell design based on shifted placement of alternate rows of cells
EP1253716A3 (en) Delay circuit and oscillator circuit using the same
EP0161734A3 (en) Integrated circuit architecture and fabrication method therefor
EP1424619A2 (en) Master slice semiconductor integrated circuit
JP2853407B2 (ja) 半導体メモリ
KR100264641B1 (ko) 지연회로
KR100225008B1 (ko) 다중 공유 로직 어레이를 갖는 프로그래머블 로직 디바이스
KR960706227A (ko) 프로그램 가능 논리 장치(Combined programmable logic array and array logic)
KR900010582A (ko) 데이타 처리기용 결합 회로망
KR970063268A (ko) 반도체 메모리 장치
KR960042751A (ko) 시리얼 액세스 메모리 장치
KR960000051Y1 (ko) 연결선이 부가된pla
KR960036055A (ko) 반도체 메모리
US7187203B1 (en) Cascadable memory
JP2641968B2 (ja) 集積回路装置
KR0157340B1 (ko) 반도체 메모리 소자의 셀 어레이의 배열방법
KR970023398A (ko) 반도체 메모리장치의 데이타라인의 구조 및 그 배치방법
KR970004648A (ko) 클럭신호 선택 출력회로
SU1751744A1 (ru) Ячейка однородной структуры
CA2191539A1 (en) Method of Expanding the Capacity of Switching Elements, and Related Switching Stage
JPH03238862A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid