KR970012688A - 래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로 - Google Patents
래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로 Download PDFInfo
- Publication number
- KR970012688A KR970012688A KR1019950028406A KR19950028406A KR970012688A KR 970012688 A KR970012688 A KR 970012688A KR 1019950028406 A KR1019950028406 A KR 1019950028406A KR 19950028406 A KR19950028406 A KR 19950028406A KR 970012688 A KR970012688 A KR 970012688A
- Authority
- KR
- South Korea
- Prior art keywords
- supply voltage
- power supply
- terminal
- control circuit
- voltage control
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dram (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 메모리 장치의 전원전압회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 외부에서 가해주는 외부전원전압과 내부에서 승압시킨 내부승압 전원전압과이 비교를 통해 외부전원전압이 내부승압전원전압보다 커질때 승압전원전압 발생기를 디세이블(disable) 시키고 상기 외부전원전압을 내부승압전원전압으로 사용하여 전력용 디바이스의 래치업의 가능성을 방지하는 전원전압 제어회로를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 외부에서 공급되는 제1전원전압과 내부에서 승압시킨 제2전원전압을 갖는 반도체 메모리 장치의 전원전압 제어회로에 있어서, 상기 제1전원정압과 제2전원전압을 입력으로 하고 상기 제1전원전압의 레벨을 감지하여 상기 제2전원전압과 대소를 판별하는 비교수단과, 상기 제2전원전압단자에 접속되어 상기 제2전원전압의 레벨을 감지할 수 있는 감지회로와, 상기 감지회로의 출력단과 상기 비교수단의 출력단이 입력단에 접속되어 상기 감지회로와 상기 비교수단의 출력을 선택하여 승압회로의 동작여부를 결정하는 선택수단과, 상기 선택수단의 출력단에 입력단이 접속되어 일정레벨로 승압된 상기 제2전원전압을 발생시키는 승압회로와, 상기 비교수단의 출력단에 제어입력단이 접속되어 상기 비교수단의 출력신호에 의해 제어되어 상기 제1전원전압단자와 상기 제2전원전압단자를 서로 접속할 수 있는 접속수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 반도체 메모리 장치에 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명이 구성에 따른 오실레이터의 구체적인 회로도,
제4도는 본 발명의 구성에 따른 승압전원전압감지회로의 구체적인 회로도,
제5도는 본 발명의 구성에 다른 펌핑캐패시터를 사용한 승압전원전압 발생회로의 구체적인 회로도.
Claims (7)
- 외부에서 공급되는 제1전원전압과 내부에서 승압시킨 제2전원전압을 갖는 반도체 메모리 장치의 전원전압 제어회로에 있어서, 상기 제1전원전압과 제2전원전압을 입력으로 하고 상기 제1전원전압의 레벨을 감지하여 상기 제2전원전압과 대소를 판별하는 비교수단과, 상기 제2전원전압단자에 접속되어 상기 제2전원전압의 레벨을 감지할 수 있는 감지회로와, 상기 감지회로의 출력단과 상기 비교수단의 출력단이 입력단에 접속되어 상기 감지회로와 상기 비교수단의 출력을 선택하여 승압회로의 동작여부를 결정하는 선택수단과, 상기 선택수단의 출력단에 입력단이 접속되어 일정레벨로 승압된 상기 제2전원 전압을 발생시키는 승압회로와, 상기 비교수단의 출력단에 제어입력단이 접속되어 상기 비교수단의 출력신호에 의해 제어되어 상기 제1전원전압단자와 상기 제2전원전압단자를 서로 접속할 수 있는 접속수단을 구비함을 특징으로 하는 반도체 메모리 장치의 전원전압 제어 회로.
- 제1항에 있어서, 상기 접속수단이 피모오스 트랜지스터로 구성함을 특징으로 하는 반도체 장치의 전언전압 제어회로.
- 제1항에 있어서, 상기 비교수단이 차동증폭기로 구성함을 특징으로 하는 반도체 메모리 장치의 전원전압 제어회로.
- 제1항에 있어서, 상기 비교수단이 입력 버퍼로 구성함을 특징으로 하는 반도체 메모리 장치의 전원전압 제어회로.
- 제1항에 있어서, 상기 비교수단이 래치형태로 구성됨을 특징으로 하는 반도체 메모리 장치의 전원전압 제어회로.
- 제1항에 있어서, 상기 선택수단이 낸드게이트와 인버터 체인으로 구성함을 특징으로 하는 반도체 메모리 장치의 전원전압 제어회로.
- 제1항에 있어서, 상기 선택수단이 앤드게이트로 구성함을 특징으로 하는 반도체 메모리 장치의 전원전압 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028406A KR0154734B1 (ko) | 1995-08-31 | 1995-08-31 | 래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950028406A KR0154734B1 (ko) | 1995-08-31 | 1995-08-31 | 래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970012688A true KR970012688A (ko) | 1997-03-29 |
| KR0154734B1 KR0154734B1 (ko) | 1998-12-01 |
Family
ID=19425749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950028406A KR0154734B1 (ko) | 1995-08-31 | 1995-08-31 | 래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0154734B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093035A (ko) * | 2002-06-01 | 2003-12-06 | 삼성전자주식회사 | 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치 |
-
1995
- 1995-08-31 KR KR1019950028406A patent/KR0154734B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093035A (ko) * | 2002-06-01 | 2003-12-06 | 삼성전자주식회사 | 반도체 메모리 소자의 저 전류 소모형 고전압 발생 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0154734B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900010774A (ko) | 백바이어스전압 발생회로 | |
| KR970029752A (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
| KR940012394A (ko) | 번인 모드에서 분리게이트의 신뢰성 개선회로 | |
| KR920022293A (ko) | 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치 | |
| KR970029753A (ko) | 승압 전원을 갖는 반도체 메모리 장치 | |
| KR960025746A (ko) | 반도체 메모리장치의 전원승압회로 | |
| KR920018758A (ko) | 집적 반도체 회로 | |
| KR860009423A (ko) | 반도체 승압 신호 발생회로 | |
| KR960042726A (ko) | 외부제어신호에 적응 동작하는 승압회로를 갖는 반도체 메모리 장치 | |
| KR960038967A (ko) | 반도체 메모리장치의 기판 전압 제어회로 | |
| KR970051107A (ko) | 내부전원전압 공급장치 | |
| JPH0696596A (ja) | 半導体装置の内部電源発生回路 | |
| KR970012688A (ko) | 래치업 방지를 위한 반도체 메모리 장치의 전원전압 제어회로 | |
| KR960043522A (ko) | 전원변동에 안정된 반도체 메모리 장치 | |
| KR970017589A (ko) | 반도체 메모리 장치의 내부전원전압 발생회로 | |
| KR950012459A (ko) | 다(多)비트 출력 메모리 회로용 출력 회로 | |
| KR970053974A (ko) | 전압 발생 회로 및 반도체 장치 | |
| KR0170286B1 (ko) | 반도체 메모리장치의 전압 승압회로 | |
| KR970003189A (ko) | 복수의 접지전원을 갖는 반도체 메모리장치 | |
| KR950015748A (ko) | 반도체메모리장치의 승압레벨 감지회로 | |
| KR980005006A (ko) | Vcc 검출수단을 이용한 비트라인 전압 보상회로 | |
| KR960002755A (ko) | 반도체 집적장치의 전원전압 변환회로 | |
| KR960042724A (ko) | 반도체 메모리 장치의 내부전원전압 승압회로 | |
| KR970051078A (ko) | 반도체 메모리 장치내의 외부입력신호 검출회로 | |
| KR970023359A (ko) | 워드라인 구동기용 부트스트랩회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050607 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |