KR970010677B1 - Structure of a lead frame - Google Patents
Structure of a lead frame Download PDFInfo
- Publication number
- KR970010677B1 KR970010677B1 KR1019940006491A KR19940006491A KR970010677B1 KR 970010677 B1 KR970010677 B1 KR 970010677B1 KR 1019940006491 A KR1019940006491 A KR 1019940006491A KR 19940006491 A KR19940006491 A KR 19940006491A KR 970010677 B1 KR970010677 B1 KR 970010677B1
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- package
- semiconductor
- lead frame
- external
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
제1도는 종래의 리드프레임구조를 도시한 것이고,1 shows a conventional lead frame structure,
제2도는 본 발명의 리드프레임구조를 도시한 것이고,2 shows the lead frame structure of the present invention,
제3도는 본 장치에 반도체칩을 결합시킨 구조이고,3 is a structure in which a semiconductor chip is coupled to the present device,
제4도와 제5도는 패키지된 상태를 도시한 것이다.4 and 5 show the packaged state.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11,31 : 반도체칩 12,22,32,42,52 : 외부리드11,31: Semiconductor chip 12,22,32,42,52: External lead
13,33 : 와이어본드 14,34 : 패드13,33: wire bond 14,34: pad
25,35,45,55 : 배면리드 45,56 : 반도체패키지25,35,45,55: Rear lid 45,56: Semiconductor package
17,27,37,57 : 내부리드17,27,37,57: Internal lead
본 발명은 반도체장치의 리드프레임에 관한 것으로, 특히 지그재그 형으로 제조하여 단자수가 많은 반도체디바이스의 제조에 적합하도록 한 리드 프레임 구조에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame of a semiconductor device, and more particularly to a lead frame structure fabricated in a zigzag shape to be suitable for manufacturing a semiconductor device having a large number of terminals.
반도체 디바이스 패키지방법은 먼저 웨이퍼 패브리게이션 공정이 완료한 후, 웨이퍼로부터 개개의 반도체칩으로 분리절단하고, 날개로 분리된 반도체칩을 리드프레임 위에 부착시킨다.In the semiconductor device packaging method, after the wafer fabrication process is completed, the semiconductor chip is separated and cut into individual semiconductor chips from the wafer, and the semiconductor chips separated by the wings are attached onto the lead frame.
이후 와이어 본딩 공정에서 반도체칩 표면에 있는 본딩패드와 리드프레임의 내부리드를 서로 접속하여 전기적으로 내부회로와 외부단자(리드단자)를 연결시킨다.Then, in the wire bonding process, the bonding pads on the surface of the semiconductor chip and the inner lead of the lead frame are connected to each other to electrically connect the internal circuit and the external terminal (lead terminal).
그리고 에폭시 수지등으로 몰딩하고 리드단자를 각각 분리하고 소정의 형상으로 포밍하여 디바이스 패키지작업을 완료한다.Then, molding with epoxy resin and the like, and separating lead terminals, respectively, and forming a predetermined shape to complete the device package work.
이러한 디바이스는 인쇄회로기판에 실장이 적합하도록 외부리드를 여러 가지 형태로 형성하게 된다.These devices form various types of external leads to be suitable for mounting on a printed circuit board.
이때 형성한 외부리드의 모양에 따라 J모양의 J-리드, 감래기 날개모양의 Gullwing-리드, 나비모양의 Butt-리드로 불리어지고 있으며, DIP, SIP,ZIP 타입은 인쇄회로기판에 삽입되어 납땜되어지는 반면에 J-리드 또는 Gullwing-리드의 형상을 한 SOJ, SOP, TSOP, QFP 타입은 인쇄회로기판에 표면 실장된다.At this time, according to the shape of the external lead formed, it is called J-shaped J-lead, Wing-shaped Gullwing-lead, butterfly-shaped Butt-lead, and DIP, SIP, ZIP type is inserted into the printed circuit board and soldered On the other hand, SOJ, SOP, TSOP and QFP types in the shape of J-lead or Gullwing-lead are surface-mounted on a printed circuit board.
종래의 리드프레임 구조는 규정된 패키지 크기 내에 아웃 단자수를 정하여 일정한 형태의 인/아웃 시그널이 있어서 내부리드와 외부리드를 통하여 입, 출력되도록 되어 있다.In the conventional leadframe structure, the number of out terminals is determined within a prescribed package size, so that there is a certain type of in / out signal to be input and output through the inner lead and the outer lead.
이러한 시그널의 내/외부리드는 TSSOP, TSOP, SOJ, ZIP 등에 따라 다양한 형태로 되어 있다.The internal and external leads of these signals come in various forms depending on TSSOP, TSOP, SOJ, ZIP, etc.
제1도는 종래의 리드프레임 구조를 도시한 것이다.1 shows a conventional leadframe structure.
도면을 참조하여 종래의 장치를 간략하게 설명하면 다음과 같다.Referring to the drawings briefly described in the prior art as follows.
DIP(Dual In-line Package)형으로서 종래의 리드프레임 구조를 설명하면 다음과 같다.A conventional lead frame structure as a DIP (Dual In-line Package) type is as follows.
제1도에 도시한 바와 같이 패키지의 양쪽 외측으로 기판 정속단자인 수개의 외부리드(12)와 이에 대응하여 내부 리드(17)가 돌출하도록 되어 있다.As shown in FIG. 1, several outer leads 12 serving as substrate constant speed terminals and corresponding inner leads 17 protrude to both outer sides of the package.
그리고 반도체 소자에는 반도체칩(11)의 내부회로를 외부회로와 연결하기 위하여 칩의 표면에 패드(14)가 형성되어 있어서, 반도체칩(11)내의 패드(14)와 리드프레임의 내부리드(l7)가 와이어본드(13)에 의하여 접촉한다.In the semiconductor device, in order to connect the internal circuit of the semiconductor chip 11 with an external circuit, a pad 14 is formed on the surface of the chip, so that the pad 14 and the inner lead of the lead frame in the semiconductor chip 11 are formed. ) Is contacted by the wire bond 13.
그리고 반도체칩(1l)의 패키지가 완성된 후에는 외부리드(12)를 소정형태로 절곡형성함으로서 삽입형 또는 표면실장형 등으로 제조하여 TSOP, SOJ, JIP 등의 구조를 갖게 한다.After the package of the semiconductor chip 1l is completed, the external lead 12 is bent into a predetermined shape to be manufactured into an insert type or a surface mount type to have a structure such as TSOP, SOJ, JIP, or the like.
이러한 여러 가지 형태의 내/외부리드는 형상에 따라 TSSOP, TSOP, SOJ, ZIP 등의 다양한 형태로 되어 있으나, 그 내부구조는 단일형태로서 구성되어 있다.Such various types of internal / external leads may be in various forms such as TSSOP, TSOP, SOJ, ZIP, etc., but the internal structure is configured as a single form.
이와 같이 종래의 장치는 다(多)핀 패키지가 되어서 단자수를 늘리려면 제품실장시 부품이 차지하는 면적이 너무 협소하여 리드간격이 좁아지고 리드와 리드 사이가 납으로 연결되어 전기적으로 단락하는 납땜브리지현상 등에 의하여 불량이 발생할 소지를 내포하게 된다.In this way, the conventional device is a multi-pin package, so that the number of terminals is increased so that the area occupied by the component is too narrow, and the lead spacing is narrowed. Possibility of defect may occur due to the phenomenon.
따라서 일정한 패키지 크기에 대하여 단자의 수가 한정되므로 단자의 수를 늘리려면 패키지의 사이즈가 커져야 한다.Therefore, since the number of terminals is limited for a certain package size, the size of the package must be increased to increase the number of terminals.
또 패키지의 소형화 경향에 따라 리드 간격이 좁아져서 패키지 완성후, 펀칭시에 리드간격이 좁아서 기술적인 한계가 있다.In addition, there is a technical limitation because the lead spacing is narrowed according to the tendency of the package to be smaller, and the lead spacing is narrow at the time of punching after completion of the package.
본 발명은 이와 같은 종래의 문제점을 해결하여 표면 실장면적을 작게 하면서도 패키지를 소형화할 수 있도록 하는 우수한 리드프레임 구조의 제공에 그 목적이 있다.The present invention aims to provide an excellent lead frame structure that can solve such a conventional problem and make the package smaller while reducing the surface mounting area.
본 발명에서는 리드프레임의 내부리드의 일부를 절곡시켜서 패키지몰드외부로 돌출되게 하여 이것을 외부리드로 상용할 수 있게 한 것이다.In the present invention, a part of the inner lead of the lead frame is bent to protrude out of the package mold so that it can be used as an outer lead.
첨부한 제2도 내지 제5도를 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to FIGS. 2 through 5.
먼저 제2도는 BLP(Buttom Lead Package)를 혼용한 패키지구조 및 반도체장치의 리드프레임 구조를 도시한 것이다.First, FIG. 2 illustrates a package structure in which a Butt Lead Package (BLP) is mixed and a lead frame structure of a semiconductor device.
본 발명의 리드프레임 구조는 BLP형을 혼용한 패키지구조 및 반도체장치로서 반도체피키지 외부에 형성되는 리드를 외부리드(22)와 배면리드(25,BLP리드)로서 구성하며 지그재그로 형성한다.The lead frame structure of the present invention is a package structure using a BLP type and a semiconductor device. The lead formed outside the semiconductor package is formed as an outer lead 22 and a rear lead 25 (BLP lead) and is formed in a zigzag pattern.
여기서 배면리드는 BLP형의 리드이고 외부리드는 TSOP, SOJ(Small Outline J-Bend), ZIP(Zigzag-inline-package)형의 리드이다.The rear lead is a BLP type lead and the outer lead is a TSOP, Small Outline J-Bend (SOJ) type or ZIP (Zigzag-inline-package) type lead.
그리고 각각의 리드에 대하여 대응하는 내부리드(27)는 종래와 같이 반도체칩의 패드와 연결하도록 형성한다.The corresponding inner lead 27 for each lead is formed to connect with the pad of the semiconductor chip as in the prior art.
제3도는 제2도에 반도체칩을 올려 놓은 결합상태를 도시한 것이다.FIG. 3 illustrates a bonding state in which a semiconductor chip is placed on FIG. 2.
제3도에 도시한 바와 같이 웨이퍼로부터 분리된 개개의 반도체칩(31)은 몸체의 양외측으로 돌출한 전기접속단자의 구조 즉 리드에 의하여 외부의 회로와 전기적인 접속을 하도록 하는데 반도체칩의 패드(34)하나하나는 내부리드(37)와 와이어(33)로 본딩된다.As shown in FIG. 3, the individual semiconductor chips 31 separated from the wafer are electrically connected to external circuits by the structure of the electrical connection terminals protruding from both sides of the body, ie, leads. Each one is bonded to the inner lead 37 and the wire 33.
내부리드는 지그재그로 형성된 외부리드(32)와 배면리드(35)와 교대로 대응하여 연결된다.The inner lead is alternately connected to the outer lead 32 and the rear lead 35 formed by zigzag.
여기서 배면리드(35)는 패키지 몰드와 동일선상에 있거나, 리드의 몰드 부분보다 내부에서 돌출한 형태를 취한다.Here, the rear lid 35 is in the same line as the package mold or has a shape that protrudes from the mold portion of the lid.
지그재그로 형성한 리드에 의하여 고밀도 실장이 가능하도록 패키지의 크기를 줄일 수 있다.The zigzag lead can reduce the size of the package to enable high density mounting.
특히 실장시에 고밀도 실장이 떨어지는 PLCC(Plastic Leaded Chip Carrier)와 같은 경우에 문제점을 보완하여 고밀도 실장실현이 가능하다.In particular, in the case of a PLCC (Plastic Leaded Chip Carrier) in which high-density mounting falls at the time of mounting, the high-density mounting is possible by supplementing the problem.
제4도는 반도체패키지를 완성하여 소정형태로 외부리드를 절곡형성한 구조를 도시한 것이다.4 illustrates a structure in which an external lead is bent to a predetermined shape by completing a semiconductor package.
제4도의 (b)의 저면도에서 도시한 바와 같이 배면리드(45)와 외부리드(42)가 지그재그로 형성되어 패키지(46)의 소형화도가 우수하다.As shown in the bottom view of FIG. 4B, the rear lid 45 and the outer lead 42 are formed in a zigzag, so that the package 46 can be miniaturized.
제5도의 (a)와 (b)는 리드프레임과 패키지된 디바이스의 저면을 보인 또다른 예로서 리드의 구조는 반도체패키지(56)외부로 외부리드(52)와 배면리드(57)가 지그재그로 형성되도록한 구조이다.(A) and (b) of FIG. 5 show another example of the bottom surface of the lead frame and the packaged device. The structure of the lead is outside the semiconductor package 56, and the outer lead 52 and the rear lead 57 are zigzag. It is a structure to be formed.
제5도의 (b)에서 C의 부분은 Vcc나 GND로 묶어 사용할 수도 있고 불필요시 삭제해도 된다. GND로 처리시에는 노이즈대체회로로도 사용될 수 있다.In FIG. 5B, the portion of C may be used in combination with Vcc or GND, or may be deleted if unnecessary. When processed with GND, it can also be used as a noise replacement circuit.
본 발명에 의한 리드프레임 구조를 적용함으로서, 동일한 패키지의 경우에는 접속단자간의 간격을 넓게 해주고 접속단자수도 더 많이 수용할 수 있는 효과가 있다.By applying the lead frame structure according to the present invention, the same package has an effect of widening the distance between the connection terminals and accommodating more connection terminals.
또한 동일한 아웃리드의 접속단자를 가진 패키지의 경우에는 패키지의 크기를 소형화할 수 있는 효과가 있다.In addition, in the case of a package having connection terminals of the same outlead, there is an effect that can reduce the size of the package.
특히 보드에 실장시 직접도가 떨어지는 PLCC형에 적용할 경우는 부품 실장시 실장 적정도가 높아지는 효과가 있다.In particular, when applied to the PLCC type, which has low directivity when mounting on a board, there is an effect of increasing the mounting adequacy when mounting parts.
본 발명은 다양한 형태의 패키지에 적용하여 절곡형태를 갖도록 함으로서 실장효과를 얻을 수 있다.The present invention can obtain a mounting effect by applying to various types of packages to have a bent form.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940006491A KR970010677B1 (en) | 1994-03-30 | 1994-03-30 | Structure of a lead frame |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940006491A KR970010677B1 (en) | 1994-03-30 | 1994-03-30 | Structure of a lead frame |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970010677B1 true KR970010677B1 (en) | 1997-06-30 |
Family
ID=19379941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940006491A KR970010677B1 (en) | 1994-03-30 | 1994-03-30 | Structure of a lead frame |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970010677B1 (en) |
-
1994
- 1994-03-30 KR KR1019940006491A patent/KR970010677B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007757Y1 (en) | Semiconductor package | |
US5250841A (en) | Semiconductor device with test-only leads | |
KR100984132B1 (en) | Semiconductor package and mounting method thereof | |
JPH0677398A (en) | Overmolded semiconductor device and its manufacture | |
KR970010677B1 (en) | Structure of a lead frame | |
US20030038358A1 (en) | Semiconductor package without outer leads | |
JPH11297917A (en) | Semiconductor device and its manufacture | |
KR100351920B1 (en) | semiconductor device and method for fabricating the same | |
KR100230921B1 (en) | A structure of csp and manufacturing method thereof | |
KR100337462B1 (en) | Molding die of area array bumped semiconductor package | |
KR100379083B1 (en) | Lead on chip(loc) area array bumped semiconductor package | |
KR0134816Y1 (en) | Multiside package | |
KR100251860B1 (en) | Structure of csp and its making method | |
KR100216845B1 (en) | Structure of csp ( chip scale package ) and manufacture method | |
KR950014121B1 (en) | Semiconductor device | |
KR100342812B1 (en) | Area array bumped semiconductor package having ground and power lines | |
KR20020031881A (en) | A semiconductor package and it's manufacture method | |
KR100537893B1 (en) | Leadframe and multichip package using the same | |
JP2912813B2 (en) | Electronic components | |
JPH03250657A (en) | Resin-sealed semiconductor device with both surfaces packaged | |
KR940004148B1 (en) | Socket type device and manufacturing method thereof | |
KR970007842B1 (en) | Plastic semiconductor package | |
KR950010866B1 (en) | Surface mounting type semiconductor package | |
KR100225238B1 (en) | Structure of csp and making method thereof | |
KR0123050Y1 (en) | Semiconductor package for printed circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |