JP2912813B2 - Electronic components - Google Patents

Electronic components

Info

Publication number
JP2912813B2
JP2912813B2 JP33341993A JP33341993A JP2912813B2 JP 2912813 B2 JP2912813 B2 JP 2912813B2 JP 33341993 A JP33341993 A JP 33341993A JP 33341993 A JP33341993 A JP 33341993A JP 2912813 B2 JP2912813 B2 JP 2912813B2
Authority
JP
Japan
Prior art keywords
lead
electronic component
substrate
semiconductor element
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33341993A
Other languages
Japanese (ja)
Other versions
JPH07193175A (en
Inventor
修三 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP33341993A priority Critical patent/JP2912813B2/en
Publication of JPH07193175A publication Critical patent/JPH07193175A/en
Application granted granted Critical
Publication of JP2912813B2 publication Critical patent/JP2912813B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本願発明は、半導体素子を搭載し
たリードフレームを樹脂封止してなる電子部品に関し、
詳しくは電子部品に形成された表面実装用リード端子の
位置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component in which a lead frame on which a semiconductor element is mounted is resin-sealed.
More specifically, the present invention relates to a position of a lead terminal for surface mounting formed on an electronic component.

【0002】[0002]

【従来の技術】従来の表面実装型電子部品は、例えば3
端子のトランジスターでは、図4に示すように、電子部
品10は、銅からなるコレクターリード12に形成され
たアイランド部(図示せず)に、電気的に導通するよう
に実装された半導体素子15と、同じく銅からなるエミ
ッタリード11とベースリード13を、金からなるボン
ディングワイヤ16を用い周知のワイヤーボンディング
方法にて接続し、エポキシ系樹脂などの封止樹脂にて樹
脂封止部14の側面から前記3本の表面実装用リード端
子が対向して導出されるように周知のモールド方法にて
封止して製造されていた。
2. Description of the Related Art Conventional surface mount electronic components are, for example, 3
In the terminal transistor, as shown in FIG. 4, the electronic component 10 includes a semiconductor element 15 mounted on an island portion (not shown) formed on a collector lead 12 made of copper so as to be electrically conductive. The emitter lead 11 and the base lead 13 also made of copper are connected by a well-known wire bonding method using a bonding wire 16 made of gold, and the side of the resin sealing portion 14 is sealed with a sealing resin such as an epoxy resin. It has been manufactured by sealing with a well-known molding method so that the three surface mounting lead terminals are led out facing each other.

【0003】そして、前記電子部品10は、ガラス−エ
ポキシ樹脂等からなる基板18の表面に金等をエッチン
グして形成された回路パターン17と、半田(図示せ
ず)を用いて実装されていた。
The electronic component 10 is mounted using a circuit pattern 17 formed by etching gold or the like on the surface of a substrate 18 made of glass-epoxy resin or the like, and solder (not shown). .

【0004】[0004]

【発明が解決しようとする課題】電子部品を用いる電子
機器は近年急速に小型化、高機能化が求められており、
電子機器に使用される基板の高集積化が進められてい
る。電子機器に使用される基板を小型化するため、基板
上に実装される電子部品は高集積化傾向にあり、電子部
品の外形寸法を縮小させることが求められている。
In recent years, electronic devices using electronic components have been rapidly required to be miniaturized and highly functional.
2. Description of the Related Art High integration of substrates used for electronic devices has been promoted. In order to reduce the size of a substrate used in an electronic device, electronic components mounted on the substrate tend to be highly integrated, and it is required to reduce the external dimensions of the electronic component.

【0005】一般的に電子機器に使用される基板には、
抵抗器、コンデンサ等の2端子のチップ型電子部品に混
じって、トランジスタ、ダイオード等の3端子のチップ
型電子部品も実装されている。前記従来の3端子のチッ
プ型電子部品では、トランジスタを例にとると、図4に
示すように、電子部品10のコレクタリード12とエミ
ッタリード11、ベースリード13とが電子部品10の
樹脂封止部14の対面から導出されている。
[0005] In general, substrates used for electronic equipment include:
In addition to two-terminal chip-type electronic components such as resistors and capacitors, three-terminal chip-type electronic components such as transistors and diodes are also mounted. In the conventional three-terminal chip-type electronic component, taking a transistor as an example, as shown in FIG. 4, the collector lead 12, the emitter lead 11, and the base lead 13 of the electronic component 10 are resin-sealed with the electronic component 10. It is derived from the face of the part 14.

【0006】そのため、図4の斜線で示した部分も電子
部品10を実装するのに要する領域となり、電子部品1
0を小型化することが出来ないだけでなく、基板18の
表面に回路パターン17を配置できない空き領域が生
じ、基板18の高密度実装化が計れないという問題点が
あった。さらに、図5に示すように、電子部品10を基
板18に実装した際に、電子部品10と基板18の間に
空間が生じてしまい、電子部品10とほぼ同じ面積の空
き領域が基板18に生じてしまい基板18の高密度実装
化が計れないという問題点があった。
Therefore, the hatched portion in FIG. 4 is also an area required for mounting the electronic component 10, and the electronic component 1
In addition to the fact that the size of the substrate 18 cannot be reduced, there is a problem that an empty area where the circuit pattern 17 cannot be arranged is formed on the surface of the substrate 18, so that high-density mounting of the substrate 18 cannot be achieved. Further, as shown in FIG. 5, when the electronic component 10 is mounted on the board 18, a space is generated between the electronic component 10 and the board 18, and an empty area having substantially the same area as the electronic component 10 is formed on the board 18. This causes a problem that high-density mounting of the substrate 18 cannot be achieved.

【0007】本願発明は、以上のような問題点に対し、
高密度実装が可能な電子部品を提供することを目的とす
る。
[0007] The present invention solves the above problems.
It is an object to provide an electronic component capable of high-density mounting.

【0008】[0008]

【課題を解決するための手段】上記の問題点を解決する
ために、本発明の電子部品は、半導体素子が搭載された
リードフレームと、該半導体素子とワイヤーで電気的に
接続された少なくとも2本のリードフレームと、該半導
体素子と該リードフレーム一部を封止する樹脂封止部
と、該樹脂封止部から導出されたリードフレームにより
形成された表面実装用リード端子とを有する電子部品に
おいて、前記半導体素子が搭載されたリードフレームに
より形成される表面実装用リード端子を樹脂封止部の底
面から導出するとともに、該表面実装用リード端子と他
の表面実装用リード端子とを平面視略直線上に配置する
ことを特徴とする。
In order to solve the above problems, an electronic component according to the present invention comprises a lead frame on which a semiconductor element is mounted and at least two lead frames electrically connected to the semiconductor element by wires. Electronic component having a lead frame, a resin sealing portion for sealing the semiconductor element and a part of the lead frame, and a surface mounting lead terminal formed by a lead frame derived from the resin sealing portion. A lead terminal for surface mounting formed by a lead frame on which the semiconductor element is mounted is led out from the bottom surface of the resin sealing portion, and the lead terminal for surface mounting and another lead terminal for surface mounting are viewed in plan. It is characterized by being arranged on a substantially straight line.

【0009】[0009]

【発明の作用及び効果】上述の構成とすることで、電子
部品の樹脂封止部の側面から導出されるリード端子の本
数が減少する。
According to the above configuration, the number of lead terminals led out from the side surface of the resin sealing portion of the electronic component is reduced.

【0010】それにより、電子部品全体の外形寸法を縮
小することができ、従来より少ない面積で電子部品を基
板に実装することが可能になる。さらに、リード端子を
対向させて導出させた場合、3端子の電子部品の外部に
導出されるリード端子は略一直線上に並び、2端子の電
子部品のリード端子と同じ導出方向になる。
As a result, the outer dimensions of the entire electronic component can be reduced, and the electronic component can be mounted on a substrate with a smaller area than in the past. Furthermore, when the lead terminals are led out facing each other, the lead terminals led out of the three-terminal electronic component are arranged substantially in a straight line, and have the same leading direction as the lead terminals of the two-terminal electronic component.

【0011】それにより、基板上の回路パターンも同じ
方向に揃えることができ、回路パターンが交錯すること
による基板上での空き領域が生じなくなり、電子機器に
使用される基板の高密度実装化が可能となる。そして、
電子部品の底面からもリード端子を導出させたことによ
り、電子部品が基板に実装されることで、電子部品の下
部の空き領域となっていた基板の領域も使用することが
可能となり、基板の高密度実装化が可能となる。
As a result, the circuit patterns on the substrate can be aligned in the same direction, and no free space is generated on the substrate due to the crossing of the circuit patterns. It becomes possible. And
Since the lead terminals are led out from the bottom surface of the electronic component, the electronic component is mounted on the board, so that the area of the board that has been a free space below the electronic component can be used. High-density mounting becomes possible.

【0012】[0012]

【実施例】以下、添付の図面を参照しつつ本願発明の電
子部品について説明する。図1は本願発明の電子部品を
基板に実装した状態の一実施例を示す平面図である。同
図において、本願発明の電子部品1は、以下のプロセス
にて製造される。 銅よりなるリードフレーム(図示せず)はコレクタ
リード3をはさんで、エミッタリード2とベースリード
4とが形成されてあり、リードフレームのコレクターリ
ード3に、半導体素子6を周知のダイボンディング方法
にてコレクターリードと電気的に導通するように実装す
る。 半導体素子6の電極(図示せず)と前記リードフレ
ームのエミッタリード2、ベースリード4とを、金より
なるボンディングワイヤ7にて周知のワイヤボンディン
グ方法にて接続する。 半導体素子6とボンディングワイヤ7にて接続され
た各リード端子の接続部を保護するために、例えばエポ
キシ系の封止樹脂にて、周知の封止方法を用いて各リー
ド端子が外部に導出するように樹脂封止をし樹脂封止部
5を形成する。 樹脂封止された後、樹脂封止部5より導出される各
リード端子を周知の方法でフォーミングをし、各リード
端子を成形して電子部品1は製造される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an electronic component according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a plan view showing an embodiment in which the electronic component of the present invention is mounted on a substrate. In the figure, the electronic component 1 of the present invention is manufactured by the following process. A lead frame (not shown) made of copper has an emitter lead 2 and a base lead 4 formed with a collector lead 3 interposed therebetween. The semiconductor element 6 is connected to the collector lead 3 of the lead frame by a known die bonding method. Is mounted so as to be electrically connected to the collector lead. An electrode (not shown) of the semiconductor element 6 is connected to the emitter lead 2 and the base lead 4 of the lead frame by a bonding wire 7 made of gold by a known wire bonding method. In order to protect the connection portions of the respective lead terminals connected to the semiconductor element 6 and the bonding wires 7, the respective lead terminals are led out to the outside by using a well-known sealing method with, for example, an epoxy-based sealing resin. Thus, the resin sealing portion 5 is formed. After being sealed with the resin, each lead terminal led out from the resin sealing portion 5 is formed by a known method, and each lead terminal is molded to manufacture the electronic component 1.

【0013】又、上記の実施例では、半導体素子6に1
個のトランジスターチップを用いたが、2個のダイオー
ドチップを用いた場合、1個の電子部品で2個の特性を
備えたトランジスターを製造することが可能となる。そ
して、ガラス−エポキシ樹脂からなる基板9の表面に、
金からなる回路パターン8がエッチングによりパターン
ニングされて形成されている。回路パターン8は、電子
部品1の各リード端子と半田(図示せず)にて接続され
ている。
In the above embodiment, the semiconductor element 6 has one
Although two transistor chips are used, when two diode chips are used, it is possible to manufacture a transistor having two characteristics with one electronic component. Then, on the surface of the substrate 9 made of glass-epoxy resin,
A circuit pattern 8 made of gold is formed by patterning by etching. The circuit pattern 8 is connected to each lead terminal of the electronic component 1 by solder (not shown).

【0014】図2は本願発明の他の実施例を示す平面図
である。同図において、電子部品1は図1の実施例の電
子部品と同じく周知のプロセスで製造されているが、銅
よりなるリードフレーム(図示せず)はコレクタリード
3をはさんで、エミッタリード2とベースリード4とが
対向するように形成されている。それにより、図2から
も明らかなように本願発明の電子部品は3端子でありな
がら、2端子の電子部品と導体リード端子の導出方向が
同じになるため、基板9の回路パターン8に電子部品1
を実装する際に、電子部品1の導体リードの導出方向と
回路パターン8の引き回し方向が異なることで形成して
いた回路パターン8の屈曲を形成する必要がなくなり、
回路パターン8の屈曲により基板9に生じていた空き領
域が減少し、基板の高密度実装化が可能となる。
FIG. 2 is a plan view showing another embodiment of the present invention. In the figure, an electronic component 1 is manufactured by a well-known process similarly to the electronic component of the embodiment of FIG. 1, but a lead frame (not shown) made of copper is sandwiched between a collector lead 3 and an emitter lead 2. And the base lead 4 are formed so as to face each other. As a result, as is apparent from FIG. 2, although the electronic component of the present invention has three terminals, the lead-out direction of the two-terminal electronic component is the same as that of the conductor lead terminal. 1
When mounting is performed, it is not necessary to form the bending of the circuit pattern 8 formed by the difference between the lead-out direction of the conductor leads of the electronic component 1 and the drawing direction of the circuit pattern 8,
The free space generated in the substrate 9 due to the bending of the circuit pattern 8 is reduced, and high-density mounting of the substrate is possible.

【0015】さらに、基板上に回路パターンを形成する
際に、電子部品のリード端子の導出方向に影響されるこ
とがなくなるので、回路パターンの標準化を計ることが
でき、電子機器に使用される基板の設計が容易になる。
従来の電子部品に比較して本願発明の電子部品では、平
面視した状態で基板実装に要する面積の約30%程度の
縮小が可能となる。
Further, when forming a circuit pattern on a substrate, the circuit pattern is not affected by the direction in which the lead terminals of the electronic components are led out, so that the circuit pattern can be standardized and a substrate used in electronic equipment can be obtained. Design becomes easier.
Compared with the conventional electronic component, the electronic component of the present invention can reduce the area required for mounting the substrate by about 30% in a plan view.

【0016】図3は本願発明の電子部品を基板に実装し
た状態の一実施例を示す側面図である。同図において、
基板9の回路パターン8と、電子部品1の樹脂封止部5
の側面より導出されたエミッタリード2、ベースリード
4と半田(図示せず)にて接続されている。さらに、コ
レクタリード3が樹脂封止部5の底面より屈曲して導出
され、同じく回路パターン8と半田(図示せず)にて接
続されている。
FIG. 3 is a side view showing an embodiment in which the electronic component of the present invention is mounted on a substrate. In the figure,
Circuit pattern 8 of substrate 9 and resin sealing portion 5 of electronic component 1
Are connected to the emitter lead 2 and the base lead 4 which are led out from the side surfaces by solder (not shown). Further, the collector lead 3 is bent and led out from the bottom surface of the resin sealing portion 5 and is connected to the circuit pattern 8 by solder (not shown).

【0017】それにより、電子部品1の底面でも回路パ
ターン8と接続することが可能となり、基板9に電子部
品1が実装されることで、空き領域となっていた部分を
回路パターン8の領域として使用可能となるので、さら
に基板の高密度実装化が可能となる。また、上記実施例
ではコレクタリード3を屈曲して形成したが、屈曲させ
ずに底面から導出させた場合、半導体素子6を搭載した
コレクタリード3の長さが従来より短くなるので、コレ
クターリード3がヒートシンクと同様の働きをし、電子
部品1の耐熱特性も向上する。
As a result, the electronic component 1 can be connected to the circuit pattern 8 even on the bottom surface of the electronic component 1. Since it can be used, further high-density mounting of the substrate is possible. Further, in the above embodiment, the collector lead 3 is formed to be bent. However, when the collector lead 3 is led out from the bottom without bending, the length of the collector lead 3 on which the semiconductor element 6 is mounted becomes shorter than in the conventional case. Has the same function as the heat sink, and the heat resistance of the electronic component 1 is also improved.

【0018】さらに上記の2つの実施例では、電子部品
1の樹脂封止部5から導出されるリード端子のうち、裏
面から1本だけが導出されているが、樹脂封止部5の裏
面から導出されるリード端子の本数は1本に限定される
ものではなく、全てのリード端子を樹脂封止部5の裏面
から導出させ裏面よりリード端子がはみ出さないように
した場合、電子部品1の実装に要する面積は樹脂封止部
5の平面視の面積に対し最小限となる。
Furthermore, in the above two embodiments, only one of the lead terminals led out from the resin sealing portion 5 of the electronic component 1 is led out from the back surface. The number of lead terminals to be led out is not limited to one. When all the lead terminals are led out from the back surface of the resin sealing portion 5 so that the lead terminals do not protrude from the back surface, the electronic component 1 The area required for mounting is minimized with respect to the area of the resin sealing portion 5 in plan view.

【0019】以上の構成にて本願発明の電子部品は形成
され、実装されるが、上記の実施例は本願発明の一実施
例であり、特にこれらに限定されるものではない。
Although the electronic component of the present invention is formed and mounted with the above configuration, the above embodiment is one embodiment of the present invention, and the present invention is not particularly limited thereto.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本願発明の電子部品の実装状態の一実施例を示
す平面図
FIG. 1 is a plan view showing an embodiment of a mounted state of an electronic component of the present invention.

【図2】本願発明の電子部品の実装状態の他の実施例を
示す平面図
FIG. 2 is a plan view showing another embodiment of the mounting state of the electronic component of the present invention.

【図3】本願発明の電子部品の実装状態の他の実施例の
側面図
FIG. 3 is a side view of another embodiment of the mounting state of the electronic component of the present invention.

【図4】従来の電子部品の実装状態の一実施例を示す平
面図
FIG. 4 is a plan view showing one embodiment of a conventional electronic component mounting state.

【図5】従来の電子部品の実装状態の一実施例を示す側
面図
FIG. 5 is a side view showing one embodiment of a conventional electronic component mounting state.

【符号の説明】[Explanation of symbols]

1・・・・電子部品 2・・・・エミッターリード 3・・・・コレクターリード 4・・・・ベースリード 5・・・・樹脂封止部 6・・・・半導体素子 7・・・・ボンディングワイヤー 8・・・・回路パターン 9・・・・基板 10・・・電子部品 11・・・エミッターリード 12・・・コレクターリード 13・・・ベースリード 14・・・樹脂封止部 15・・・半導体素子 16・・・ボンディングワイヤー 17・・・回路パターン 18・・・基板 DESCRIPTION OF SYMBOLS 1 ... Electronic component 2 ... Emitter lead 3 ... Collector lead 4 ... Base lead 5 ... Resin sealing part 6 ... Semiconductor element 7 ... Bonding Wire 8 Circuit pattern 9 Substrate 10 Electronic component 11 Emitter lead 12 Collector lead 13 Base lead 14 Resin sealing 15 Semiconductor element 16: bonding wire 17: circuit pattern 18: substrate

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体素子が搭載されたリードフレーム
と、該半導体素子とワイヤーで電気的に接続された少な
くとも2本のリードフレームと、該半導体素子と該リー
ドフレーム一部を封止する樹脂封止部と、該樹脂封止部
から導出されたリードフレームにより形成された表面実
装用リード端子とを有する電子部品において、前記半導
体素子が搭載されたリードフレームにより形成される表
面実装用リード端子を樹脂封止部の底面から導出すると
ともに、該表面実装用リード端子と他の表面実装用リー
ド端子とを平面視略直線上に配置することを特徴とする
電子部品。
1. A lead frame on which a semiconductor element is mounted.
And a small number electrically connected to the semiconductor element by a wire.
At least two lead frames, the semiconductor element and the lead
Resin sealing portion for sealing a part of the frame, and the resin sealing portion
Of the surface formed by the lead frame derived from
An electronic component having a mounting lead terminal;
Table formed by the lead frame on which the body element is mounted
When the lead terminals for surface mounting are derived from the bottom of the resin sealing part
Both the surface mounting lead terminals and other surface mounting leads
Are arranged on a substantially straight line in plan view.
Electronic components.
JP33341993A 1993-12-27 1993-12-27 Electronic components Expired - Fee Related JP2912813B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33341993A JP2912813B2 (en) 1993-12-27 1993-12-27 Electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33341993A JP2912813B2 (en) 1993-12-27 1993-12-27 Electronic components

Publications (2)

Publication Number Publication Date
JPH07193175A JPH07193175A (en) 1995-07-28
JP2912813B2 true JP2912813B2 (en) 1999-06-28

Family

ID=18265905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33341993A Expired - Fee Related JP2912813B2 (en) 1993-12-27 1993-12-27 Electronic components

Country Status (1)

Country Link
JP (1) JP2912813B2 (en)

Also Published As

Publication number Publication date
JPH07193175A (en) 1995-07-28

Similar Documents

Publication Publication Date Title
US5521429A (en) Surface-mount flat package semiconductor device
US5854512A (en) High density leaded ball-grid array package
US6486535B2 (en) Electronic package with surface-mountable device built therein
KR100369907B1 (en) Semiconductor Package And Mounting Structure On Substrate Thereof And Stack Structure Thereof
US7015591B2 (en) Exposed pad module integrating a passive device therein
KR0179802B1 (en) Semiconductor package
KR100248035B1 (en) Semiconductor package
JP2912813B2 (en) Electronic components
JP2524482B2 (en) QFP structure semiconductor device
JP2533012B2 (en) Surface mount semiconductor device
JPS60171754A (en) Semiconductor chip carrier provided with circuit element
JP2541532B2 (en) Semiconductor module
JP2533011B2 (en) Surface mount semiconductor device
KR102481099B1 (en) Method for complex semiconductor package
KR100762871B1 (en) method for fabricating chip scale package
KR200172710Y1 (en) Chip size package
KR100702967B1 (en) Semiconductor Package Having Lead Frame With Groove For Solder Ball And Stack Package Using The Same
JP4296916B2 (en) Semiconductor device
JP3211116B2 (en) Electronic component and its module structure
JPH03265148A (en) Semiconductor device and manufacture thereof
JPS5989447A (en) Semiconductor device
KR20020031881A (en) A semiconductor package and it's manufacture method
KR100195511B1 (en) Ball grid array package using leadframe
KR19980044244A (en) Structure of Semiconductor Package
KR930009035A (en) Semiconductor Package Structure Using Adhesive Lead and Manufacturing Method Thereof

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees