JP2533012B2 - Surface mount semiconductor device - Google Patents
Surface mount semiconductor deviceInfo
- Publication number
- JP2533012B2 JP2533012B2 JP3157148A JP15714891A JP2533012B2 JP 2533012 B2 JP2533012 B2 JP 2533012B2 JP 3157148 A JP3157148 A JP 3157148A JP 15714891 A JP15714891 A JP 15714891A JP 2533012 B2 JP2533012 B2 JP 2533012B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- resin
- semiconductor device
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
【０００１】[0001]
【産業上の利用分野】本発明はアイランドサイズを最大
にできる表面実装用のリードフレームと半導体装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface mount lead frame and a semiconductor device which can maximize the island size.
【０００２】[0002]
【従来の技術】従来より軽薄短小化を実現する１つの手
段として、プリント基板の導電パターン上にリードを対
向接着する所謂ＣＰ，ＰＣＰと称される表面実装型の半
導体パッケージがある（例えば、特開平０１−１８４０
５９号公報）。図７と図８は斯る装置を示し、（１）は
半導体チップ、（２）は半導体チップ（１）を搭載する
アイランド、（３）はアイランド（２）を保持する為の
タイバー、（４）（５）はリード、（６）はワイヤ、
（７）はモールド樹脂である。2. Description of the Related Art Conventionally, as one means for realizing lightness, thinness, shortness and size reduction, there is a surface mount type semiconductor package called CP or PCP in which leads are opposed and bonded to a conductive pattern of a printed circuit board (for example, Kaihei 01-1840
59 publication). 7 and 8 show such a device, (1) is a semiconductor chip, (2) is an island on which the semiconductor chip (1) is mounted, (3) is a tie bar for holding the island (2), (4) ) (5) is a lead, (6) is a wire,
(7) is a mold resin.
【０００３】このような表面実装型ですら、近年は一層
の高密度化と大出力化が求められており、そのために搭
載される半導体チップ（１）も１個から２個へまたはよ
り大きなチップを搭載することが望まれている。従って
これらの要求に対応するため、リードフレームのアイラ
ンド（２）も大きくしたいという要求があった。また、
放熱性の点でアイランド（２）の裏面を露出したいとい
う意向もあった。In recent years, even such a surface mount type has been required to have a higher density and a higher output, so that the number of semiconductor chips (1) to be mounted is reduced from one to two or larger. Is desired to be installed. Therefore, in order to meet these requirements, there has been a demand for increasing the size of the lead frame island (2). Also,
There was also an intention to expose the back surface of the island (2) in terms of heat dissipation.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、リード
フレームは１枚の板状材料から打ち抜きまたはエッチン
グにより製造され、その加工に板厚と同程度の抜きしろ
を要するので、リード（４）（５）とアイランド（２）
との間隔を狭めることができず、そのために外形寸法が
定められたパッケージではアイランド（２）の面積を増
大できない欠点があった。However, since the lead frame is manufactured by punching or etching from a single plate-shaped material, and the processing requires a margin equal to the plate thickness, the leads (4) (5) are required. And island (2)
However, there is a drawback in that the area of the island (2) cannot be increased in the package whose outer dimensions are determined because the distance between and cannot be narrowed.
【０００５】これを解決する１つの手法としてリードフ
レームの板厚自体を薄くして前記抜きしろの分を小さく
することが考えられる。しかしながら、この手法ではア
イランド（２）の板厚も薄くなり、前述したアイランド
（２）の裏面を露出する構成ではアイランド（２）周囲
に段差を形成する潰し加工ができなくなる欠点があっ
た。潰し加工で段差を付けておかないと、アイランド
（２）と樹脂との密着力が弱く実用に耐えない。さら
に、小サイズの半導体装置では、樹脂（７）端面からチ
ップ（１）までの距離が短くなるので、耐湿性も考慮し
なければならない欠点があった。As one method for solving this problem, it is conceivable to reduce the thickness of the lead frame to reduce the amount of the clearance. However, this method also has a drawback that the plate thickness of the island (2) becomes thin, and the above-described configuration in which the back surface of the island (2) is exposed makes it impossible to perform a crushing process for forming a step around the island (2). If a step is not formed by crushing, the adhesion between the island (2) and the resin will be weak and it will not be practical. Furthermore, in a small-sized semiconductor device, the distance from the end face of the resin (7) to the chip (1) becomes short, so that there is a drawback that moisture resistance must also be considered.
【０００６】[0006]
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、アイランド（１１）の板厚に比べ
てリード（１２）の板厚を薄くし、リード（１２）先端
部（１３）とアイランド（１１）との間隔を狭めてアイ
ランド（１１）の面積を増大すると共に、アイランド
（１１）と同様に裏面を露出するようにモールドされ、
アイランド（１１）の一部に一端が連結されたアイラン
ド（１１）より幅が狭いアイランドリード（２４）を形
成したものである。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned drawbacks, in which the lead (12) is made thinner than the island (11) and the tip of the lead (12) is made thinner. Molded so that the space between (13) and the island (11) is narrowed to increase the area of the island (11), and the back surface is exposed like the island (11),
An island lead (24) having a width narrower than that of the island (11) having one end connected to a part of the island (11) is formed.
【０００７】[0007]
【作用】本発明によれば、リード（１２）の板厚を薄く
した分抜きしろが少なくて済み、その分をアイランド
（１１）面積の増大に用いることができる。また、アイ
ランド（１１）に連結したアイランドリード（２４）を
設けることにより、アイランドリード（２４）を外部接
続端子として利用することが可能になる他、外部接続リ
ードとして足りる幅に形成したので、樹脂（１９）との
界面を少なくできる。According to the present invention, since the lead (12) is thinned and the extraction margin is small, it can be used for increasing the area of the island (11). In addition, by providing the island lead (24) connected to the island (11), the island lead (24) can be used as an external connection terminal, and in addition, the island lead (24) is formed to have a width sufficient for the external connection lead. The interface with (19) can be reduced.
【０００８】[0008]
【実施例】以下に本発明を図面を参照しながら詳細に説
明する。図１は本発明の装置を示す平面図、図２はその
側面図、図３はその裏面図、図４は製造に使用したリー
ドフレームの平面図、図５は図４のＡＡ線断面図であ
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings. 1 is a plan view showing an apparatus of the present invention, FIG. 2 is a side view thereof, FIG. 3 is a rear view thereof, FIG. 4 is a plan view of a lead frame used for manufacturing, and FIG. 5 is a sectional view taken along line AA of FIG. is there.
【０００９】先ず図４と図５を用いてリードフレームか
ら説明する。同図において、（１１）は半導体チップを
搭載するためのアイランド、（１２）は先端をアイラン
ド（１１）に近接するように延在しその先端に拡張部
（１３）を有するリード、（１４）はアイランド（１
１）を連結細条（１５）に保持するタイバーである。こ
のリードフレームは２チップ構成用に設計され、チップ
の基板電位を共用とする場合用に１つのアイランド（１
１）を持つ第１のパターン（１６）を、異電位とする場
合用に２つのアイランド（１１）を持つ第２のパターン
（１７）を設計できるようにしてある。２チップの組合
わせは、トランジスタ−トランジスタ、トランジスタ−
ダイオード、ダイオード−ダイオードの３種類である。
（１８）はユーザ設計によって前記基板電位の取り出し
リードとして使うことが可能な保持リードであり、第１
のパターン（１６）と第２のパターン（１７）とで形状
が等しいのは金型の共用を可能とするためである。尚、
図面上では第１と第２のパターン（１６）（１７）が混
在するが製造上は一定長さの短冊状リードフレームにど
ちらか一方のパターンを形成したものを利用する。First, the lead frame will be described with reference to FIGS. 4 and 5. In the figure, (11) is an island for mounting a semiconductor chip, (12) is a lead which extends so that its tip is close to the island (11) and has an extension (13) at its tip, (14) Island (1
A tie bar that holds 1) on the connecting strips (15). This lead frame is designed for a two-chip configuration, and one island (1
The second pattern (17) having two islands (11) can be designed for the case where the first pattern (16) having (1) has different potentials. The combination of 2 chips is transistor-transistor, transistor-
There are three types, diodes and diodes-diodes.
Reference numeral (18) is a holding lead that can be used as a lead for extracting the substrate potential according to user design.
The reason why the pattern (16) and the second pattern (17) have the same shape is that the mold can be used in common. still,
Although the first and second patterns (16) and (17) are mixed in the drawing, a strip-shaped lead frame having a certain length and having one of the patterns formed is used in manufacturing.
【００１０】リードフレームはリード（１２）部形成用
の薄い部分とアイランド（１１）部形成用の厚い部分を
有する１枚の銅系素材から成る板状材料を打ち抜き又は
エッチング加工することにより製造される。板厚はリー
ド（１２）用の薄い部分で０．２ｍｍ、アイランド用の
厚い部分で０．４ｍｍである。リード（１２）とアイラ
ンド（１１）とは前記板状材料の薄い部分で切断され、
そのため両者の間隔（図示ｘ）は板厚と同じか又は板厚
の８０％程度まで狭めることができる。リード（１２）
とタイバー（１４）との間隔も同じである。リード（１
２）先端の拡張部（１３）は金ワイヤ等のボンディング
ポストとして、および樹脂（１９）からの抜け防止の意
味で拡張されている。The lead frame is manufactured by punching or etching a plate-shaped material made of a copper-based material having a thin portion for forming the lead (12) portion and a thick portion for forming the island (11) portion. It The plate thickness is 0.2 mm in the thin portion for the lead (12) and 0.4 mm in the thick portion for the island. The lead (12) and the island (11) are cut at a thin portion of the plate-shaped material,
Therefore, the space between them (x in the drawing) can be the same as the plate thickness or can be narrowed to about 80% of the plate thickness. Reed (12)
And the tie bar (14) have the same distance. Reed (1
2) The expanded portion (13) at the tip is expanded as a bonding post for a gold wire or the like and for the purpose of preventing the resin (19) from coming off.
【００１１】アイランド（１１）はタイバー（１４）に
近い部分と前記切断を受ける部分で前記薄い板厚を有
し、その他のリード（１２）とは隣接しない部分は前記
厚い板厚を有する。そして厚い板厚を有するアイランド
（１１）の周囲３辺には、図５のＡＡ線断面図に示す如
く樹脂（１９）からのアイランド（１１）の剥離を防止
する突出部（２０）を形成するために深さ０．２ｍｍ程
の潰し加工を処してある。この潰し加工は板厚が大体
０.４ｍｍ以上ないと加工が困難となる。The island (11) has the thin plate thickness at the portion close to the tie bar (14) and the portion receiving the cutting, and the thick plate at the portion not adjacent to the other leads (12). Then, projecting portions (20) for preventing the island (11) from peeling from the resin (19) are formed on three sides of the island (11) having a large plate thickness, as shown in the cross-sectional view taken along the line AA of FIG. Therefore, a crushing process is performed to a depth of about 0.2 mm. This crushing process becomes difficult unless the plate thickness is approximately 0.4 mm or more.
【００１２】タイバー（１４）はリード（１２）を打ち
抜いた後スタンピング加工により図６に示すように上方
へ折り曲げ、樹脂（１９）の厚みのほぼ半分となる位置
で再度折り曲げて水平に延在させる。同図において（２
１）は半導体チップ、（２２）はボンディングワイヤを
示す。上記リードフレームは、リード（１２）を形成す
る部分の板厚を薄くしたので打ち抜き加工に要する抜き
しろを小さくできる。そのためリード（１２）の拡張部
（１３）とアイランド（１１）との間隔を狭めることが
でき、狭めた分だけアイランド（１１）の面積を増大で
きる。従って２チップ構成にも十分対応できるだけのア
イランド（１１）面積を確保することができる。The tie bar (14) is punched out from the lead (12) and then bent upward by stamping as shown in FIG. 6, and is bent again at a position where the thickness of the resin (19) is approximately half and extends horizontally. . In the figure, (2
1) is a semiconductor chip, and (22) is a bonding wire. In the lead frame, the plate thickness of the portion where the leads (12) are formed is thin, so that the punching margin required for punching can be reduced. Therefore, the space between the expanded portion (13) of the lead (12) and the island (11) can be narrowed, and the area of the island (11) can be increased by the narrowed distance. Therefore, it is possible to secure the area of the island (11) sufficient for the two-chip configuration.
【００１３】また、リード（１２）の拡張部（１３）と
タイバー（１４）との間隔も同様に狭めることができる
ので、拡張部（１３）をタイバー（１４）に向って拡大
することが可能である。拡張部（１３）はボンディング
ポストとして一定の面積があれば足りるので、前記タイ
バー（１４）へ向って拡大したことをアイランド（１
１）面積の一層の増大に寄与させることが可能である。Further, since the distance between the expansion portion (13) of the lead (12) and the tie bar (14) can be similarly narrowed, the expansion portion (13) can be expanded toward the tie bar (14). Is. The expansion part (13) is sufficient if it has a certain area as a bonding post. Therefore, the expansion (13) is expanded toward the tie bar (14).
1) It is possible to contribute to further increase in area.
【００１４】図１と図２、および図３に斯るリードフレ
ームにより構成した本発明の半導体装置を示す。この装
置は第１のパターン（１６）のリードフレームを利用し
たもので、共通のアイランド（１１）に２個の半導体チ
ップ（２１）をダイボンドし、チップ（２１）表面の電
極とリード（１２）とをボンディングワイヤ（２２）で
ワイヤボンドし、主要部を樹脂（１９）でモールドし、
タイバー（１４）等を切断して個々に分割したものであ
る。リード（１２）のうち樹脂（１９）内部に封止され
る部分を内部リード（１２ａ）、樹脂（１９）の外側に
なる部分を外部リード（１２ｂ）と称する。樹脂（１
９）はアイランド（１１）の裏面のうち板厚が厚い部分
だけを露出するように主要部を封止し、導出された外部
リード（１２ｂ）はフォーミングにより表面実装可能な
リード形状に曲げられる。FIG. 1, FIG. 2, and FIG. 3 show a semiconductor device of the present invention constituted by the lead frame. This device uses a lead frame of the first pattern (16), and two semiconductor chips (21) are die-bonded to a common island (11), and electrodes on the surface of the chip (21) and leads (12). Wire bonding with a bonding wire (22), and molding the main part with a resin (19),
The tie bar (14) and the like are cut into individual pieces. A portion of the lead (12) sealed inside the resin (19) is called an internal lead (12a), and a portion outside the resin (19) is called an external lead (12b). Resin (1
9) seals the main part of the back surface of the island (11) so as to expose only the thick part of the back surface, and the led external leads (12b) are bent into a lead shape capable of surface mounting by forming.
【００１５】（２４）は保持リード（１８）を切断する
ことにより形成したアイランドリードであり、このアイ
ランドリード（２４）は、アイランド（１１）と同じ板
厚を有し、リード（１２）よりやや太い程度の太さで形
成され、一端がアイランド（１１）に連結されると共
に、図２と図３から明らかなように、アイランド（１
１）と同様に裏面を露出するようにモールドされ、アイ
ランド（１１）と水平に樹脂（１９）の外側まで一直線
状に延在させたものである。リード（１２）より太くな
るのは、板厚の差によるものである。Reference numeral (24) is an island lead formed by cutting the holding lead (18). The island lead (24) has the same plate thickness as the island (11) and is slightly larger than the lead (12). As shown in FIGS. 2 and 3, the island (1) is formed to have a large thickness and one end thereof is connected to the island (11).
As in 1), it is molded so that the back surface is exposed, and extends in a straight line to the outside of the resin (19) horizontally with the island (11). The thicker lead (12) is due to the difference in plate thickness.
【００１６】この構成はアイランド（１１）が共通であ
るので、搭載するチップ（２１）はチップ（２１）の基
板電位を共通にできる組合わせに限られる。前記基板電
位をタイバー（１４）をリードとして取り出すかアイラ
ンドリード（２４）をリードとして取り出すかはユーザ
の任意である。後者であればタイバー（１８）は不要で
あるから適当な長さで切断する。Since the island (11) is common in this structure, the chip (21) to be mounted is limited to a combination in which the substrate potential of the chip (21) can be common. It is up to the user to take out the substrate potential from the tie bar (14) as a lead or the island lead (24) as a lead. In the latter case, the tie bar (18) is not necessary, so the tie bar (18) is cut to an appropriate length.
【００１７】プリント基板（図示せず）上へは、アイラ
ンド（１１）の裏面がプリント基板又はプリント基板表
面に形成した配線パターンに密着するように各リード
（１２）を半田付けする。リード（１２）をフォーミン
グ形状にしたのは、前記半田付け時にリード（１２）と
アイランド（１１）間で半田によるブリッジが形成され
両者が短絡する事故を防ぐために、リード（１２）の先
端部分と樹脂（１９）との間に空間を設けたものであ
る。Each lead (12) is soldered onto a printed circuit board (not shown) so that the back surface of the island (11) is in close contact with the printed circuit board or a wiring pattern formed on the surface of the printed circuit board. The lead (12) has a forming shape because the lead (12) and the tip (11) of the lead (12) are formed in order to prevent a short circuit between the lead (12) and the island (11) due to a bridge formed by solder during soldering. A space is provided between the resin and the resin (19).
【００１８】斯る本発明の半導体装置によれば、限られ
たサイズ内でアイランド（１１）の面積を最大にできる
ので、１パッケージ２チップ構成を採ることができる。
また、アイランド（１１）の裏面を露出したことにより
ある程度の大出力化が可能であり且つアイランド（１
１）の潰し加工によって樹脂（１９）とアイランド（１
１）の密着性をも確保できる。さらにリード（１２）の
板厚を薄くしたことによりリード（１２）のフォーミン
グを容易に行うことができる。According to such a semiconductor device of the present invention, the area of the island (11) can be maximized within a limited size, so that a one-package / two-chip configuration can be adopted.
In addition, by exposing the back surface of the island (11), it is possible to increase the output to some extent and the island (1
Resin (19) and island (1) by crushing 1)
The adhesion of 1) can also be secured. Further, the lead (12) can be easily formed by reducing the plate thickness of the lead (12).
【００１９】そしてさらに、アイランド（１１）からア
イランドリード（２４）を導出してあるので、アイラン
ドリード（２４）又はタイバー（１４）のどちらからで
も基板電位を取り出すことが可能となり、実装の自由度
が増す。アイランドリード（２４）を利用してタイバー
（１４）を切落した場合は、ピン間隔を広げられるの
で、リード（１２）相互の半田ブリッジを一層防止でき
る。Further, since the island lead (24) is derived from the island (11), the substrate potential can be taken out from either the island lead (24) or the tie bar (14), and the degree of freedom in mounting is improved. Will increase. When the tie bar (14) is cut off by using the island lead (24), the pin interval can be widened, so that the solder bridge between the leads (12) can be further prevented.
【００２０】また、アイランドリード（２４）をアイラ
ンド（１１）の幅より狭い幅で導出させたので、アイラ
ンド（１１）をそのままの幅で樹脂（１９）の外側へ導
出させたものより樹脂（１９）との界面面積を縮小で
き、水分の侵入経路を少なくできるので、装置の耐湿性
を向上できる。尚、アイランドリード（２４）の樹脂
（１９）モールドされる部分に、Ｖ字状の溝を設けると
パスが長くなるので一層の耐湿性向上を図ることができ
る。Since the island lead (24) is led out with a width narrower than the width of the island (11), the resin (19 ) And the moisture invasion path can be reduced, so that the moisture resistance of the device can be improved. If a V-shaped groove is provided in the portion of the island lead (24) to be molded with the resin (19), the path becomes longer, so that the moisture resistance can be further improved.
【００２１】[0021]
【発明の効果】以上に説明した通り、本発明によればリ
ード（１２）の板厚を薄くしたことによりリード（１
２）の先端部（１３）とアイランド（１１）との間隔
（図１ｘ）を狭めることができるので、その分をアイラ
ンド（１１）面積の増大特にリード（１２）の延在方向
と同一方向の長さを増大して、２チップ構成とすること
ができる利点を有する。また、アイランド（１１）には
潰し加工により段差（２０）を形成することができるの
で、アイランド（１１）の裏面を露出した半導体装置に
できる利点を有する。さらに、リード（１２）の板厚を
薄くしたことによりリード（１２）のフォーミング加工
が容易にできるという利点をも有する。そして、１パッ
ケージ２チップ構成とすることにより電子機器の一層の
軽薄短小化に対応できる利点をも有する。As described above, according to the present invention, the lead (1) is reduced by reducing the plate thickness of the lead (12).
Since the distance (Fig. 1x) between the tip portion (13) of 2) and the island (11) can be narrowed, the area can be increased in the same direction, especially in the same direction as the extending direction of the leads (12). This has the advantage that the length can be increased to form a two-chip configuration. Further, since the step (20) can be formed on the island (11) by crushing, there is an advantage that a semiconductor device in which the back surface of the island (11) is exposed can be formed. Further, the lead (12) can be easily formed by reducing the thickness of the lead (12). Further, the one-package / two-chip configuration also has an advantage of being able to cope with further miniaturization of electronic equipment.
【００２２】そしてさらに、アイランド（１１）から連
続してアイランドリード（２４）を導出することによ
り、実装自由度を増大できる他、リード（１２）と同程
度の太さで導出したので、水分の侵入箇所を少なくで
き、小型化したパッケージの耐湿性を保つことができる
利点をも有する。Further, by continuously deriving the island leads (24) from the island (11), the mounting flexibility can be increased, and since the leads are drawn with the same thickness as the leads (12), moisture content It also has the advantage that the number of intrusion points can be reduced and the moisture resistance of a miniaturized package can be maintained.
【図１】本発明を説明するための平面図である。FIG. 1 is a plan view for explaining the present invention.
【図２】本発明を説明するための側面図である。FIG. 2 is a side view for explaining the present invention.
【図３】本発明を説明するための裏面図である。FIG. 3 is a back view for explaining the present invention.
【図４】リードフレームを示す平面図である。FIG. 4 is a plan view showing a lead frame.
【図５】図４のＡＡ線断面図である。5 is a cross-sectional view taken along the line AA of FIG.
【図６】図４の側面図である。FIG. 6 is a side view of FIG. 4;
【図７】従来例を説明する平面図である。FIG. 7 is a plan view illustrating a conventional example.
【図８】従来例を説明する側面図である。FIG. 8 is a side view illustrating a conventional example.
Claims (4)
前記アイランドに先端を近接する如く延在し前記先端に
拡張部を有する前記アイランドより薄肉の内部リード
と、前記内部リードと平行に延在し、前記アイランドに
連結する内部タイバーと、前記半導体チップを含み、前
記アイランドの裏面を露出するように主要部をモールド
する樹脂と、前記樹脂の厚みの略半分の高さから樹脂の
外部に導出され、外部回路との接続部が前記樹脂と離れ
るよう、表面実装用にリードフォーミングされた外部接
続リードと、前記外部接続リードと同様に樹脂の外部に
導出された外部タイバーと、前記アイランドと同じ厚
み、前記アイランドより細い幅で延在し、その裏面を露
出するように樹脂にてモールドされ、一端が前記アイラ
ンドに連結し、一直線状に延在して他端が前記樹脂の外
部に導出されたアイランドリードとを具備することを特
徴とする表面実装型半導体装置。1. An island for fixing a semiconductor chip,
An inner lead extending to be closer to the island and having an extension portion at the tip; an inner lead thinner than the island; an inner tie bar extending in parallel with the inner lead and connected to the island; and the semiconductor chip. Including, a resin that molds a main part so as to expose the back surface of the island, is led out of the resin from a height that is approximately half the thickness of the resin, and a connection portion with an external circuit is separated from the resin, An external connection lead that is lead-formed for surface mounting, an external tie bar that is led to the outside of the resin in the same manner as the external connection lead, has the same thickness as the island, and extends with a width narrower than the island, and its back surface is An molder that is molded with resin so as to be exposed, has one end connected to the island, extends straight, and has the other end led out of the resin. A surface mount type semiconductor device characterized by comprising a Dorido.
切断されていることを特徴とする請求項１記載の表面実
装型半導体装置。2. The surface mount semiconductor device according to claim 1, wherein the outer tie bar is cut outside the resin halfway.
の潰し加工を処してあることを特徴とする請求項１記載
の表面実装型半導体装置。3. The surface mount semiconductor device according to claim 1, wherein the end face of the island is crushed to prevent resin peeling.
リードと外部タイバーとが一方向に、前記アイランドリ
ードが他方向に夫々まとめて導出されていることを特徴
とする請求項１記載の表面実装型半導体装置。4. The surface mount according to claim 1, wherein the external connection leads and the external tie bars are collectively led out to the island in one direction, and the island leads are collectively led out in the other direction. Type semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157148A JP2533012B2 (en) | 1991-06-27 | 1991-06-27 | Surface mount semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157148A JP2533012B2 (en) | 1991-06-27 | 1991-06-27 | Surface mount semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255706A Division JP2538407B2 (en) | 1990-09-25 | 1990-09-25 | Surface mount semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04340265A JPH04340265A (en) | 1992-11-26 |
| JP2533012B2 true JP2533012B2 (en) | 1996-09-11 |
Family
ID=15643230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157148A Expired - Fee Related JP2533012B2 (en) | 1991-06-27 | 1991-06-27 | Surface mount semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533012B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335480B1 (en) * | 1999-08-24 | 2002-05-04 | 김덕중 | Leadframe using chip pad as heat spreading path and semiconductor package thereof |
| JP3461332B2 (en) * | 1999-09-10 | 2003-10-27 | 松下電器産業株式会社 | Lead frame, resin package and optoelectronic device using the same |
| JP2007294669A (en) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2008198718A (en) * | 2007-02-09 | 2008-08-28 | Asmo Co Ltd | Resin seal type semiconductor device |
| JP6343455B2 (en) * | 2014-02-06 | 2018-06-13 | 日立オートモティブシステムズ株式会社 | Semiconductor package structure |
-
1991
- 1991-06-27 JP JP3157148A patent/JP2533012B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04340265A (en) | 1992-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (en) | Molded semiconductor device and method for manufacturing the same, lead frame | |
| US5172214A (en) | Leadless semiconductor device and method for making the same | |
| US9362210B2 (en) | Leadframe and semiconductor package made using the leadframe | |
| US6703696B2 (en) | Semiconductor package | |
| US7112875B1 (en) | Secure digital memory card using land grid array structure | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| US20070045873A1 (en) | Semiconductor memory card and method for manufacturing semiconductor memory card | |
| JPH08125066A (en) | Resin-sealed semiconductor device and lead frame used for it, and manufacture of resin-sealed semiconductor device | |
| US20020113325A1 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| JP3027954B2 (en) | Integrated circuit device and manufacturing method thereof | |
| US6608369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JP2533012B2 (en) | Surface mount semiconductor device | |
| US6911718B1 (en) | Double downset double dambar suspended leadframe | |
| JP2533011B2 (en) | Surface mount semiconductor device | |
| JP2902918B2 (en) | Surface mount type semiconductor device | |
| JPH07147360A (en) | Surface mounting type semiconductor device | |
| JP2538407B2 (en) | Surface mount semiconductor device | |
| JPH11297917A (en) | Semiconductor device and its manufacture | |
| JP2798108B2 (en) | Hybrid integrated circuit device | |
| JP2517465B2 (en) | Lead frame | |
| JP2000349222A (en) | Lead frame and semiconductor package | |
| KR100291511B1 (en) | Multi-chip package | |
| JP2003197828A (en) | Resin-sealing semiconductor device | |
| JP2001135767A (en) | Semiconductor device and method of manufacturing the same | |
| KR100460048B1 (en) | Bump chip carrier package and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |