JPH04340265A - Surface-mounting type semiconductor device - Google Patents
Surface-mounting type semiconductor deviceInfo
- Publication number
- JPH04340265A JPH04340265A JP3157148A JP15714891A JPH04340265A JP H04340265 A JPH04340265 A JP H04340265A JP 3157148 A JP3157148 A JP 3157148A JP 15714891 A JP15714891 A JP 15714891A JP H04340265 A JPH04340265 A JP H04340265A
- Authority
- JP
- Japan
- Prior art keywords
- island
- lead
- resin
- semiconductor device
- tie bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000011347 resin Substances 0.000 claims abstract description 27
- 229920005989 resin Polymers 0.000 claims abstract description 27
- 238000000465 moulding Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 4
- 238000004080 punching Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明はアイランドサイズを最大
にできる表面実装用のリードフレームと半導体装置に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame for surface mounting and a semiconductor device that can maximize the island size.
【０００２】0002
【従来の技術】従来より軽薄短小化を実現する１つの手
段として、プリント基板の導電パターン上にリードを対
向接着する所謂ＣＰ，ＰＣＰと称される表面実装型の半
導体パッケージがある（例えば、特開平０１−１８４０
５９号公報）。図７と図８は斯る装置を示し、（１）は
半導体チップ、（２）は半導体チップ（１）を搭載する
アイランド、（３）はアイランド（２）を保持する為の
タイバー、（４）（５）はリード、（６）はワイヤ、（
７）はモールド樹脂である。2. Description of the Related Art Conventionally, as a means of realizing miniaturization, there are surface-mounted semiconductor packages called CP and PCP, in which leads are bonded facing each other on a conductive pattern of a printed circuit board (for example, Kaihei 01-1840
Publication No. 59). 7 and 8 show such a device, (1) is a semiconductor chip, (2) is an island on which the semiconductor chip (1) is mounted, (3) is a tie bar for holding the island (2), and (4) is a tie bar for holding the island (2). ) (5) is the lead, (6) is the wire, (
7) is mold resin.
【０００３】このような表面実装型ですら、近年は一層
の高密度化と大出力化が求められており、そのために搭
載される半導体チップ（１）も１個から２個へまたはよ
り大きなチップを搭載することが望まれている。従って
これらの要求に対応するため、リードフレームのアイラ
ンド（２）も大きくしたいという要求があった。また、
放熱性の点でアイランド（２）の裏面を露出したいとい
う意向もあった。[0003] Even in such a surface mount type, there has been a demand for higher density and higher output in recent years, and for this purpose, the number of semiconductor chips (1) mounted has been increased from one to two or larger chips. It is hoped that it will be equipped with Therefore, in order to meet these demands, there has been a demand for increasing the island (2) of the lead frame. Also,
There was also an intention to expose the back side of the island (2) for heat dissipation.
【０００４】0004
【発明が解決しようとする課題】しかしながら、リード
フレームは１枚の板状材料から打ち抜きまたはエッチン
グにより製造され、その加工に板厚と同程度の抜きしろ
を要するので、リード（４）（５）とアイランド（２）
との間隔を狭めることができず、そのために外形寸法が
定められたパッケージではアイランド（２）の面積を増
大できない欠点があった。[Problems to be Solved by the Invention] However, lead frames are manufactured by punching or etching from a single plate-shaped material, and the processing requires a punching allowance of about the same thickness as the plate thickness. and island (2)
Therefore, in a package whose external dimensions are determined, the area of the island (2) cannot be increased.
【０００５】これを解決する１つの手法としてリードフ
レームの板厚自体を薄くして前記抜きしろの分を小さく
することが考えられる。しかしながら、この手法ではア
イランド（２）の板厚も薄くなり、前述したアイランド
（２）の裏面を露出する構成ではアイランド（２）周囲
に段差を形成する潰し加工ができなくなる欠点があった
。潰し加工で段差を付けておかないと、アイランド（２
）と樹脂との密着力が弱く実用に耐えない。さらに、小
サイズの半導体装置では、樹脂（７）端面からチップ（
１）までの距離が短くなるので、耐湿性も考慮しなけれ
ばならない欠点があった。One possible solution to this problem is to reduce the thickness of the lead frame itself to reduce the amount of clearance. However, with this method, the plate thickness of the island (2) is also reduced, and the above-described configuration in which the back surface of the island (2) is exposed has the disadvantage that it is not possible to crush the island (2) to form a step around it. If you do not add a step by crushing, the island (2
) and the resin have a weak adhesion and cannot be put to practical use. Furthermore, in small-sized semiconductor devices, the chip (
Since the distance to 1) is shortened, there is a drawback that moisture resistance must also be taken into account.
【０００６】[0006]
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、アイランド（１１）の板厚に比べ
てリード（１２）の板厚を薄くし、リード（１２）先端
部（１３）とアイランド（１１）との間隔を狭めてアイ
ランド（１１）の面積を増大すると共に、アイランド（
１１）と同様に裏面を露出するようにモールドされ、ア
イランド（１１）の一部に一端が連結されたアイランド
（１１）より幅が狭いアイランドリード（２４）を形成
したものである。[Means for Solving the Problems] The present invention has been made in view of the above-mentioned drawbacks, and the present invention has been made to reduce the thickness of the lead (12) compared to the thickness of the island (11). (13) and the island (11) to increase the area of the island (11).
Similarly to 11), the island lead (24) is molded to expose the back surface and has one end connected to a part of the island (11), and has an island lead (24) narrower in width than the island (11).
【０００７】[0007]
【作用】本発明によれば、リード（１２）の板厚を薄く
した分抜きしろが少なくて済み、その分をアイランド（
１１）面積の増大に用いることができる。また、アイラ
ンド（１１）に連結したアイランドリード（２４）を設
けることにより、アイランドリード（２４）を外部接続
端子として利用することが可能になる他、外部接続リー
ドとして足りる幅に形成したので、樹脂（１９）との界
面を少なくできる。[Function] According to the present invention, since the plate thickness of the lead (12) is made thinner, there is less clearance for cutting out the lead (12).
11) Can be used to increase area. In addition, by providing the island lead (24) connected to the island (11), the island lead (24) can be used as an external connection terminal. The interface with (19) can be reduced.
【０００８】[0008]
【実施例】以下に本発明を図面を参照しながら詳細に説
明する。図１は本発明の装置を示す平面図、図２はその
側面図、図３はその裏面図、図４は製造に使用したリー
ドフレームの平面図、図５は図４のＡＡ線断面図である
。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be explained in detail below with reference to the drawings. FIG. 1 is a plan view showing the device of the present invention, FIG. 2 is a side view thereof, FIG. 3 is a back view thereof, FIG. 4 is a plan view of a lead frame used in manufacturing, and FIG. 5 is a sectional view taken along line AA in FIG. be.
【０００９】先ず図４と図５を用いてリードフレームか
ら説明する。同図において、（１１）は半導体チップを
搭載するためのアイランド、（１２）は先端をアイラン
ド（１１）に近接するように延在しその先端に拡張部（
１３）を有するリード、（１４）はアイランド（１１）
を連結細条（１５）に保持するタイバーである。このリ
ードフレームは２チップ構成用に設計され、チップの基
板電位を共用とする場合用に１つのアイランド（１１）
を持つ第１のパターン（１６）を、異電位とする場合用
に２つのアイランド（１１）を持つ第２のパターン（１
７）を設計できるようにしてある。２チップの組合わせ
は、トランジスタ−トランジスタ、トランジスタ−ダイ
オード、ダイオード−ダイオードの３種類である。
（１８）はユーザ設計によって前記基板電位の取り出し
リードとして使うことが可能な保持リードであり、第１
のパターン（１６）と第２のパターン（１７）とで形状
が等しいのは金型の共用を可能とするためである。尚、
図面上では第１と第２のパターン（１６）（１７）が混
在するが製造上は一定長さの短冊状リードフレームにど
ちらか一方のパターンを形成したものを利用する。First, the lead frame will be explained using FIGS. 4 and 5. In the same figure, (11) is an island for mounting a semiconductor chip, and (12) has a tip extending close to the island (11), and an extension part (12) at the tip.
13) leads with (14) islands (11)
This is a tie bar that holds the connecting strip (15). This lead frame is designed for a two-chip configuration, with one island (11) for sharing the chip substrate potential.
A first pattern (16) with two islands (11) is connected to a second pattern (16) with two islands (11) for different potential.
7) can be designed. There are three types of two-chip combinations: transistor-transistor, transistor-diode, and diode-diode. (18) is a holding lead that can be used as a lead for taking out the substrate potential according to the user's design;
The reason why the pattern (16) and the second pattern (17) are the same in shape is to enable common use of the mold. still,
In the drawing, the first and second patterns (16) and (17) coexist, but in manufacturing, one of the patterns formed on a strip-shaped lead frame of a constant length is used.
【００１０】リードフレームはリード（１２）部形成用
の薄い部分とアイランド（１１）部形成用の厚い部分を
有する１枚の銅系素材から成る板状材料を打ち抜き又は
エッチング加工することにより製造される。板厚はリー
ド（１２）用の薄い部分で０．２ｍｍ、アイランド用の
厚い部分で０．４ｍｍである。リード（１２）とアイラ
ンド（１１）とは前記板状材料の薄い部分で切断され、
そのため両者の間隔（図示ｘ）は板厚と同じか又は板厚
の８０％程度まで狭めることができる。リード（１２）
とタイバー（１４）との間隔も同じである。リード（１
２）先端の拡張部（１３）は金ワイヤ等のボンディング
ポストとして、および樹脂（１９）からの抜け防止の意
味で拡張されている。[0010] The lead frame is manufactured by punching or etching a plate-shaped material made of a copper material, which has a thin part for forming the lead (12) part and a thick part for forming the island (11) part. Ru. The plate thickness is 0.2 mm at the thin part for the lead (12) and 0.4 mm at the thick part for the island. The lead (12) and the island (11) are cut at a thin portion of the plate material,
Therefore, the distance between the two (x in the drawing) can be narrowed to the same value as the plate thickness or to about 80% of the plate thickness. Lead (12)
The spacing between and the tie bar (14) is also the same. Lead (1
2) The expanded portion (13) at the tip is expanded to serve as a bonding post for gold wire, etc., and to prevent it from coming off from the resin (19).
【００１１】アイランド（１１）はタイバー（１４）に
近い部分と前記切断を受ける部分で前記薄い板厚を有し
、その他のリード（１２）とは隣接しない部分は前記厚
い板厚を有する。そして厚い板厚を有するアイランド（
１１）の周囲３辺には、図５のＡＡ線断面図に示す如く
樹脂（１９）からのアイランド（１１）の剥離を防止す
る突出部（２０）を形成するために深さ０．２ｍｍ程の
潰し加工を処してある。この潰し加工は板厚が大体０．
４ｍｍ以上ないと加工が困難となる。[0011] The island (11) has the above-mentioned thin plate thickness at a portion close to the tie bar (14) and the above-described cut portion, and has the above-mentioned thick plate thickness at other portions not adjacent to the lead (12). And an island with a thick plate thickness (
11) to a depth of about 0.2 mm to form protrusions (20) to prevent the island (11) from peeling off from the resin (19), as shown in the cross-sectional view taken along line AA in FIG. It has been crushed. In this crushing process, the plate thickness is approximately 0.
If it is not 4 mm or more, processing will be difficult.
【００１２】タイバー（１４）はリード（１２）を打ち
抜いた後スタンピング加工により図６に示すように上方
へ折り曲げ、樹脂（１９）の厚みのほぼ半分となる位置
で再度折り曲げて水平に延在させる。同図において（２
１）は半導体チップ、（２２）はボンディングワイヤを
示す。上記リードフレームは、リード（１２）を形成す
る部分の板厚を薄くしたので打ち抜き加工に要する抜き
しろを小さくできる。そのためリード（１２）の拡張部
（１３）とアイランド（１１）との間隔を狭めることが
でき、狭めた分だけアイランド（１１）の面積を増大で
きる。従って２チップ構成にも十分対応できるだけのア
イランド（１１）面積を確保することができる。After punching out the lead (12), the tie bar (14) is bent upward as shown in FIG. 6 by stamping, and then bent again at a position where the thickness of the resin (19) is approximately half, so that it extends horizontally. . In the same figure (2
1) indicates a semiconductor chip, and (22) indicates a bonding wire. In the lead frame, the plate thickness of the portion where the leads (12) are formed is made thinner, so that the punching margin required for punching can be reduced. Therefore, the distance between the extended portion (13) of the lead (12) and the island (11) can be narrowed, and the area of the island (11) can be increased by the narrowed distance. Therefore, it is possible to secure an area of the island (11) sufficient to accommodate a two-chip configuration.
【００１３】また、リード（１２）の拡張部（１３）と
タイバー（１４）との間隔も同様に狭めることができる
ので、拡張部（１３）をタイバー（１４）に向って拡大
することが可能である。拡張部（１３）はボンディング
ポストとして一定の面積があれば足りるので、前記タイ
バー（１４）へ向って拡大したことをアイランド（１１
）面積の一層の増大に寄与させることが可能である。[0013] Furthermore, since the distance between the extended portion (13) of the lead (12) and the tie bar (14) can be similarly narrowed, the extended portion (13) can be expanded toward the tie bar (14). It is. Since the expansion part (13) only needs to have a certain area as a bonding post, the expansion part (13) toward the tie bar (14) is used as the island (11).
) It is possible to contribute to further increase in area.
【００１４】図１と図２、および図３に斯るリードフレ
ームにより構成した本発明の半導体装置を示す。この装
置は第１のパターン（１６）のリードフレームを利用し
たもので、共通のアイランド（１１）に２個の半導体チ
ップ（２１）をダイボンドし、チップ（２１）表面の電
極とリード（１２）とをボンディングワイヤ（２２）で
ワイヤボンドし、主要部を樹脂（１９）でモールドし、
タイバー（１４）等を切断して個々に分割したものであ
る。リード（１２）のうち樹脂（１９）内部に封止され
る部分を内部リード（１２ａ）、樹脂（１９）の外側に
なる部分を外部リード（１２ｂ）と称する。樹脂（１９
）はアイランド（１１）の裏面のうち板厚が厚い部分だ
けを露出するように主要部を封止し、導出された外部リ
ード（１２ｂ）はフォーミングにより表面実装可能なリ
ード形状に曲げられる。FIGS. 1, 2, and 3 show a semiconductor device of the present invention constructed from such a lead frame. This device uses a lead frame with a first pattern (16), in which two semiconductor chips (21) are die-bonded to a common island (11), and electrodes and leads (12) on the surface of the chip (21) are bonded to each other. are wire-bonded with a bonding wire (22), and the main part is molded with resin (19),
The tie bar (14) etc. are cut and divided into individual parts. The part of the lead (12) sealed inside the resin (19) is called an internal lead (12a), and the part outside the resin (19) is called an external lead (12b). Resin (19
) seals the main part of the back surface of the island (11) so that only the thicker part is exposed, and the external lead (12b) led out is bent into a lead shape that can be surface mounted by forming.
【００１５】（２４）は保持リード（１８）を切断する
ことにより形成したアイランドリードであり、このアイ
ランドリード（２４）は、アイランド（１１）と同じ板
厚を有し、リード（１２）よりやや太い程度の太さで形
成され、一端がアイランド（１１）に連結されると共に
、図２と図３から明らかなように、アイランド（１１）
と同様に裏面を露出するようにモールドされ、アイラン
ド（１１）と水平に樹脂（１９）の外側まで一直線状に
延在させたものである。リード（１２）より太くなるの
は、板厚の差によるものである。(24) is an island lead formed by cutting the holding lead (18), and this island lead (24) has the same plate thickness as the island (11) and is slightly thicker than the lead (12). The island (11) is formed with a relatively thick thickness, and one end is connected to the island (11), and as is clear from FIGS.
Similarly, it is molded so that the back surface is exposed, and extends in a straight line parallel to the island (11) to the outside of the resin (19). The reason why it is thicker than the lead (12) is due to the difference in plate thickness.
【００１６】この構成はアイランド（１１）が共通であ
るので、搭載するチップ（２１）はチップ（２１）の基
板電位を共通にできる組合わせに限られる。前記基板電
位をタイバー（１４）をリードとして取り出すかアイラ
ンドリード（２４）をリードとして取り出すかはユーザ
の任意である。後者であればタイバー（１８）は不要で
あるから適当な長さで切断する。In this configuration, since the island (11) is common, the chips (21) to be mounted are limited to combinations that can share the substrate potential of the chips (21). It is up to the user to take out the substrate potential using the tie bar (14) as a lead or the island lead (24) as a lead. If it is the latter, the tie bar (18) is unnecessary and is cut to an appropriate length.
【００１７】プリント基板（図示せず）上へは、アイラ
ンド（１１）の裏面がプリント基板又はプリント基板表
面に形成した配線パターンに密着するように各リード（
１２）を半田付けする。リード（１２）をフォーミング
形状にしたのは、前記半田付け時にリード（１２）とア
イランド（１１）間で半田によるブリッジが形成され両
者が短絡する事故を防ぐために、リード（１２）の先端
部分と樹脂（１９）との間に空間を設けたものである。[0017] Each lead (
12) Solder. The reason why the lead (12) is formed into a formed shape is to prevent an accident in which a solder bridge is formed between the lead (12) and the island (11) during soldering, causing a short circuit between the two. A space is provided between the resin (19) and the resin (19).
【００１８】斯る本発明の半導体装置によれば、限られ
たサイズ内でアイランド（１１）の面積を最大にできる
ので、１パッケージ２チップ構成を採ることができる。
また、アイランド（１１）の裏面を露出したことにより
ある程度の大出力化が可能であり且つアイランド（１１
）の潰し加工によって樹脂（１９）とアイランド（１１
）の密着性をも確保できる。さらにリード（１２）の板
厚を薄くしたことによりリード（１２）のフォーミング
を容易に行うことができる。According to the semiconductor device of the present invention, since the area of the island (11) can be maximized within a limited size, a two-chip configuration in one package can be adopted. In addition, by exposing the back side of the island (11), it is possible to increase the output to a certain extent, and the island (11)
) by crushing the resin (19) and island (11
) can also ensure adhesion. Further, by reducing the thickness of the lead (12), the lead (12) can be formed easily.
【００１９】そしてさらに、アイランド（１１）からア
イランドリード（２４）を導出してあるので、アイラン
ドリード（２４）又はタイバー（１４）のどちらからで
も基板電位を取り出すことが可能となり、実装の自由度
が増す。アイランドリード（２４）を利用してタイバー
（１４）を切落した場合は、ピン間隔を広げられるので
、リード（１２）相互の半田ブリッジを一層防止できる
。Furthermore, since the island lead (24) is led out from the island (11), it is possible to take out the substrate potential from either the island lead (24) or the tie bar (14), which increases the flexibility of mounting. increases. When the tie bar (14) is cut off using the island lead (24), the pin spacing can be increased, so that solder bridging between the leads (12) can be further prevented.
【００２０】また、アイランドリード（２４）をアイラ
ンド（１１）の幅より狭い幅で導出させたので、アイラ
ンド（１１）をそのままの幅で樹脂（１９）の外側へ導
出させたものより樹脂（１９）との界面面積を縮小でき
、水分の侵入経路を少なくできるので、装置の耐湿性を
向上できる。尚、アイランドリード（２４）の樹脂（１
９）モールドされる部分に、Ｖ字状の溝を設けるとパス
が長くなるので一層の耐湿性向上を図ることができる。Furthermore, since the island lead (24) is led out with a narrower width than the width of the island (11), the resin (19) is smaller than the one where the island lead (11) is led out to the outside of the resin (19) with the same width. ) can be reduced, and the paths for moisture to enter can be reduced, so the moisture resistance of the device can be improved. In addition, island lead (24) resin (1
9) If a V-shaped groove is provided in the part to be molded, the path becomes longer, so moisture resistance can be further improved.
【００２１】[0021]
【発明の効果】以上に説明した通り、本発明によればリ
ード（１２）の板厚を薄くしたことによりリード（１２
）の先端部（１３）とアイランド（１１）との間隔（図
１ｘ）を狭めることができるので、その分をアイランド
（１１）面積の増大特にリード（１２）の延在方向と同
一方向の長さを増大して、２チップ構成とすることがで
きる利点を有する。また、アイランド（１１）には潰し
加工により段差（２０）を形成することができるので、
アイランド（１１）の裏面を露出した半導体装置にでき
る利点を有する。さらに、リード（１２）の板厚を薄く
したことによりリード（１２）のフォーミング加工が容
易にできるという利点をも有する。そして、１パッケー
ジ２チップ構成とすることにより電子機器の一層の軽薄
短小化に対応できる利点をも有する。Effects of the Invention As explained above, according to the present invention, the plate thickness of the lead (12) is reduced.
) can reduce the distance between the tip (13) of the lead (13) and the island (11) (Fig. 1 It has the advantage that it can be made into a two-chip configuration by increasing the size. In addition, since the island (11) can be formed with a step (20) by crushing,
This has the advantage that the semiconductor device can have the back surface of the island (11) exposed. Further, by reducing the thickness of the lead (12), there is an advantage that the forming process of the lead (12) can be easily performed. Furthermore, by having a two-chip configuration in one package, it has the advantage of being able to respond to further miniaturization of electronic devices.
【００２２】そしてさらに、アイランド（１１）から連
続してアイランドリード（２４）を導出することにより
、実装自由度を増大できる他、リード（１２）と同程度
の太さで導出したので、水分の侵入箇所を少なくでき、
小型化したパッケージの耐湿性を保つことができる利点
をも有する。Furthermore, by leading out the island lead (24) continuously from the island (11), the degree of freedom in mounting can be increased, and since the island lead (24) is led out with the same thickness as the lead (12), it is possible to reduce the moisture content. Reduces the number of entry points,
It also has the advantage of being able to maintain moisture resistance in a miniaturized package.
【図１】本発明を説明するための平面図である。FIG. 1 is a plan view for explaining the present invention.
【図２】本発明を説明するための側面図である。FIG. 2 is a side view for explaining the present invention.
【図３】本発明を説明するための裏面図である。FIG. 3 is a back view for explaining the present invention.
【図４】リードフレームを示す平面図である。FIG. 4 is a plan view showing the lead frame.
【図５】図４のＡＡ線断面図である。FIG. 5 is a sectional view taken along line AA in FIG. 4;
【図６】図４の側面図である。FIG. 6 is a side view of FIG. 4;
【図７】従来例を説明する平面図である。FIG. 7 is a plan view illustrating a conventional example.
【図８】従来例を説明する側面図である。FIG. 8 is a side view illustrating a conventional example.
Claims (4)
、前記アイランドに先端を近接する如く延在し前記先端
に拡張部を有する前記アイランドより薄肉の内部リード
と、前記内部リードと平行に延在し、前記アイランドに
連結する内部タイバーと、前記半導体チップを含み、前
記アイランドの裏面を露出するように主要部をモールド
する樹脂と、前記樹脂の厚みの略半分の高さから樹脂の
外部に導出され、外部回路との接続部が前記樹脂と離れ
るよう、表面実装用にリードフォーミングされた外部接
続リードと、前記外部接続リードと同様に樹脂の外部に
導出された外部タイバーと、前記アイランドと同じ厚み
、前記アイランドより細い幅で延在し、その裏面を露出
するように樹脂にてモールドされ、一端が前記アイラン
ドに連結し、一直線状に延在して他端が前記樹脂の外部
に導出されたアイランドリードとを具備することを特徴
とする表面実装型半導体装置。1. An island to which a semiconductor chip is fixed, an inner lead having a thinner wall than the island and having a tip extending close to the island and having an extension portion at the tip, and extending parallel to the inner lead, an internal tie bar connected to the island; a resin containing the semiconductor chip and molding a main part of the island so as to expose the back surface thereof; and a resin led out from the resin from a height approximately half the thickness of the resin; an external connection lead lead-formed for surface mounting so that the connection part with the external circuit is separated from the resin, an external tie bar led out to the outside of the resin similarly to the external connection lead, and the same thickness as the island; An island that extends in a narrower width than the island, is molded with resin so that its back side is exposed, has one end connected to the island, extends in a straight line, and has the other end led out to the outside of the resin. A surface-mounted semiconductor device comprising a lead.
で切断されていることを特徴とする請求項１記載の表面
実装型半導体装置。2. The surface-mounted semiconductor device according to claim 1, wherein the external tie bar is cut halfway outside the resin.
用の潰し加工を処してあることを特徴とする請求項１記
載の表面実装型半導体装置。3. The surface-mounted semiconductor device according to claim 1, wherein the end face of the island is crushed to prevent peeling of the resin.
続リードと外部タイバーとが一方向に、前記アイランド
リードが他方向に夫々まとめて導出されていることを特
徴とする請求項１記載の表面実装型半導体装置。4. The surface mount device according to claim 1, wherein the external connection lead and the external tie bar are collectively led out in one direction and the island lead is led out in the other direction with respect to the island. type semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157148A JP2533012B2 (en) | 1991-06-27 | 1991-06-27 | Surface mount semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157148A JP2533012B2 (en) | 1991-06-27 | 1991-06-27 | Surface mount semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2255706A Division JP2538407B2 (en) | 1990-09-25 | 1990-09-25 | Surface mount semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04340265A true JPH04340265A (en) | 1992-11-26 |
| JP2533012B2 JP2533012B2 (en) | 1996-09-11 |
Family
ID=15643230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157148A Expired - Fee Related JP2533012B2 (en) | 1991-06-27 | 1991-06-27 | Surface mount semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2533012B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1083602A2 (en) * | 1999-09-10 | 2001-03-14 | Matsushita Electronics Corporation | Lead frame and resin package and photoelectron device using the same |
| JP2001085591A (en) * | 1999-08-24 | 2001-03-30 | Fairchild Korea Semiconductor Kk | Lead frame using chip pad as heat dissipation passage and semiconductor package including it |
| JP2007294669A (en) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2008198718A (en) * | 2007-02-09 | 2008-08-28 | Asmo Co Ltd | Resin seal type semiconductor device |
| JP2015149371A (en) * | 2014-02-06 | 2015-08-20 | 日立オートモティブシステムズ株式会社 | semiconductor package structure |
-
1991
- 1991-06-27 JP JP3157148A patent/JP2533012B2/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085591A (en) * | 1999-08-24 | 2001-03-30 | Fairchild Korea Semiconductor Kk | Lead frame using chip pad as heat dissipation passage and semiconductor package including it |
| EP1083602A2 (en) * | 1999-09-10 | 2001-03-14 | Matsushita Electronics Corporation | Lead frame and resin package and photoelectron device using the same |
| EP1083602A3 (en) * | 1999-09-10 | 2002-01-16 | Matsushita Electric Industrial Co., Ltd. | Lead frame and resin package and photoelectron device using the same |
| US6501156B1 (en) | 1999-09-10 | 2002-12-31 | Matsushita Electric Industrial Co., Ltd. | Lead frame which includes a die pad, a support lead, and inner leads |
| SG105463A1 (en) * | 1999-09-10 | 2004-08-27 | Matsushita Electric Ind Co Ltd | Lead frame and resin package and photoelectron device using the same |
| JP2007294669A (en) * | 2006-04-25 | 2007-11-08 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2008198718A (en) * | 2007-02-09 | 2008-08-28 | Asmo Co Ltd | Resin seal type semiconductor device |
| JP2015149371A (en) * | 2014-02-06 | 2015-08-20 | 日立オートモティブシステムズ株式会社 | semiconductor package structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2533012B2 (en) | 1996-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172214A (en) | Leadless semiconductor device and method for making the same | |
| JPH08125066A (en) | Resin-sealed semiconductor device and lead frame used for it, and manufacture of resin-sealed semiconductor device | |
| JP2001313363A (en) | Resin-encapsulated semiconductor device | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| KR100248035B1 (en) | Semiconductor package | |
| JPH04340265A (en) | Surface-mounting type semiconductor device | |
| JPH10284873A (en) | Semiconductor integrated circuit device and ic card, and lead frame used for manufacturing the device | |
| JP2902919B2 (en) | Surface mount type semiconductor device | |
| JP2911265B2 (en) | Surface mount type semiconductor device | |
| JP2902918B2 (en) | Surface mount type semiconductor device | |
| JP2533011B2 (en) | Surface mount semiconductor device | |
| JP2538407B2 (en) | Surface mount semiconductor device | |
| JPH11297917A (en) | Semiconductor device and its manufacture | |
| JP2524482B2 (en) | QFP structure semiconductor device | |
| JP2541532B2 (en) | Semiconductor module | |
| JP2000349222A (en) | Lead frame and semiconductor package | |
| JP2004047715A (en) | Semiconductor connection relay member and semiconductor device | |
| JP2517465B2 (en) | Lead frame | |
| KR19990086280A (en) | Semiconductor package | |
| JPH07122701A (en) | Semiconductor device, its manufacture, and lead frame for pga | |
| JP2002110889A (en) | Semiconductor device and its manufacturing method | |
| KR100566780B1 (en) | Method for fabricating stacked multi-chip package and stacked multi-chip package using the same | |
| JP2004228259A (en) | Semiconductor device and electronic equipment using the same | |
| KR20000027519A (en) | Multi chip package | |
| JPH0521649A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |