JP2001135767A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same

Info

Publication number
JP2001135767A
JP2001135767A JP31112199A JP31112199A JP2001135767A JP 2001135767 A JP2001135767 A JP 2001135767A JP 31112199 A JP31112199 A JP 31112199A JP 31112199 A JP31112199 A JP 31112199A JP 2001135767 A JP2001135767 A JP 2001135767A
Authority
JP
Japan
Prior art keywords
tab
semiconductor device
sealing
semiconductor chip
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31112199A
Other languages
Japanese (ja)
Inventor
Yasuharu Sato
靖治 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP31112199A priority Critical patent/JP2001135767A/en
Publication of JP2001135767A publication Critical patent/JP2001135767A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

PROBLEM TO BE SOLVED: To improve reliability in a small-sized semiconductor device having a structure with an exposed tab. SOLUTION: In the device, there are provided a sealed portion 3 formed by resinsealing a semiconductor chip 2 and an exposed surface 1h, which supports the semiconductor chip 2 and is exposed from backside 3a of the sealed portion 3. There are also provided a tab 1c having a bent portion 1f bent to the sealed portion 3 side at an end 1g, inner leads 1a, which are a plurality of leads disposed around the tab 1c, outer leads 1b, which are connected to the inner leads and projected outside from the sealed portion 3, and a bonding wire 4 for connecting pads 2a of the semiconductor chip 2 and the inner leads corresponding thereto. The bent portion 1f is formed at the end 1g if the tab 1c, by having this bent portion 1f bite into the sealed portion 3, so that the contact area of the sealed portion 3 and the tab 1c is increased and thus the adhesion therebetween is improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、タブ露出構造の小形の半導体装置の信頼性
向上に適用して有効な技術に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing technology, and more particularly to a technology effective when applied to improve the reliability of a small semiconductor device having a tab exposed structure.

【0002】[0002]

【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
2. Description of the Related Art The technology described below studies the present invention,
Upon completion, they were examined by the inventor, and the outline is as follows.

【0003】小形化を図った半導体装置として、CSP
(Chip Size Package またはChip Scale Package) ある
いはQFN(Quad Flat Non-leaded Package) と呼ばれ
るチップサイズまたは半導体チップより若干大きい程度
の小形パッケージが開発されている。また、薄形化を図
った半導体装置として、TSOP(Thin Small Outline
Package) と呼ばれるパッケージが開発されている。
[0003] As a miniaturized semiconductor device, CSP is used.
A small package called a “Chip Size Package or Chip Scale Package” or a QFN (Quad Flat Non-leaded Package), which is slightly larger than a chip size or a semiconductor chip, has been developed. TSOP (Thin Small Outline) is a thin semiconductor device.
A package called Package) has been developed.

【0004】これらの小形・薄形パッケージのうち、比
較的少ピン系のものに、低コスト化のためにリードフレ
ームを使用して組み立てられるものがあり、さらに、こ
の構造のパッケージのうち、パワー系IC(Integrated
Circuit)などでは放熱機能が必要となるため、半導体
チップを支持するタブを封止部の裏面(半導体装置実装
側の面)に露出させる構造のものが考案されている。
[0004] Among these small and thin packages, there is a relatively small pin type package that can be assembled using a lead frame for cost reduction. System IC (Integrated
For example, a circuit having a structure that exposes a tab supporting the semiconductor chip to the back surface of the sealing portion (the surface on the semiconductor device mounting side) has been devised because a heat dissipation function is required in the circuit.

【0005】なお、種々のCSPやQFNの構造につい
ては、例えば、株式会社プレスジャーナル1998年7
月27日発行、「月刊Semiconductor W
orld増刊号'99半導体組立・検査技術」、47〜5
7頁に記載されている。
The structures of various CSPs and QFNs are described in, for example, Press Journal Inc., July 1998.
Published on March 27, "Monthly Semiconductor W
old special issue '99 semiconductor assembly and inspection technology ", 47-5
It is described on page 7.

【0006】[0006]

【発明が解決しようとする課題】ところが、前記した技
術のタブ露出構造のパッケージでは、タブの一方の面が
封止部の裏面に露出しているため、タブとレジン(封止
部)との接触面積が少ない。
However, in the package having the tab-exposed structure according to the above-described technology, one surface of the tab is exposed on the back surface of the sealing portion, so that the tab and the resin (sealing portion) are not connected to each other. Small contact area.

【0007】したがって、タブとレジンの密着性が悪
く、タブとレジンとの間に剥離が発生することが問題と
なり、これによって、パッケージの耐湿性が悪化する。
Therefore, the adhesion between the tab and the resin is poor, and there is a problem that the separation between the tab and the resin occurs, thereby deteriorating the moisture resistance of the package.

【0008】また、タブ露出構造のパッケージでは、タ
ブを封止部から露出させるためにキャビティにフィルム
シートを配置してモールドするラミネートモールドが行
われる。
[0008] In a package having a tab-exposed structure, lamination molding is performed in which a film sheet is placed in a cavity and molded to expose the tab from a sealing portion.

【0009】これは、キャビティ内において、タブのチ
ップ支持側の面と反対側の面である裏面をフィルムシー
トに密着させてモールドを行うことにより、タブの裏面
を露出するものである。
In this method, the back surface of the tab, which is the surface opposite to the surface on the chip supporting side of the tab, is brought into close contact with the film sheet and molding is performed to expose the back surface of the tab.

【0010】しかし、キャビティ底部のフィルムシート
吸引部の微小な段差やキャビティ底部に残留したバリな
どによってタブが反った状態でモールドが行われる場合
があり、その結果、硬化後の熱収縮によりタブが反対側
に反るなどの現象が起こり、タブに変形が生じる。
However, molding may be performed in a state where the tab is warped due to minute steps of the film sheet suction part at the bottom of the cavity or burrs remaining at the bottom of the cavity. As a result, the tab may be shrunk by heat shrinkage after curing. Phenomena such as warpage to the opposite side occur, and the tab is deformed.

【0011】つまり、タブ露出構造の半導体装置(パッ
ケージ)では、タブが外部からの影響を受けやすく、こ
れにより、タブが変形し易いことが問題となる。
That is, in the semiconductor device (package) having the tab-exposed structure, the tab is easily affected by the outside, which causes a problem that the tab is easily deformed.

【0012】本発明の目的は、信頼性の向上を図るタブ
露出構造の半導体装置およびその製造方法を提供するこ
とにある。
An object of the present invention is to provide a semiconductor device having a tab exposed structure for improving reliability and a method of manufacturing the same.

【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0014】[0014]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
SUMMARY OF THE INVENTION Among the inventions disclosed in the present application, the outline of a representative one will be briefly described.
It is as follows.

【0015】すなわち、本発明の半導体装置は、半導体
チップが樹脂封止されて形成された封止部と、前記半導
体チップを支持し、前記封止部の半導体装置実装側の面
に露出する露出面を備え、前記封止部との接触箇所に段
差部が設けられたタブと、前記タブの周囲に配置された
複数のリードと、前記半導体チップの表面電極とこれに
対応する前記リードとを接続する接続部材とを有するも
のである。
That is, in the semiconductor device of the present invention, a sealing portion formed by sealing a semiconductor chip with a resin, and an exposed portion that supports the semiconductor chip and is exposed on a surface of the sealing portion on the semiconductor device mounting side. A tab provided with a surface, a step provided with a stepped portion at a contact portion with the sealing portion, a plurality of leads arranged around the tab, a surface electrode of the semiconductor chip and the corresponding lead. And a connection member for connection.

【0016】さらに、本発明の半導体装置は、半導体チ
ップが樹脂封止されて形成された封止部と、前記半導体
チップを支持し、前記封止部の半導体装置実装側の面に
露出する露出面を備え、前記封止部側に折り曲げた折り
曲げ部が端部に設けられたタブと、前記タブの周囲に配
置された複数のリードと、前記半導体チップの表面電極
とこれに対応する前記リードとを接続する接続部材とを
有するものである。
Further, in the semiconductor device of the present invention, a sealing portion formed by sealing the semiconductor chip with a resin, and an exposed portion that supports the semiconductor chip and is exposed on the semiconductor device mounting side surface of the sealing portion. A tab having a surface, a bent portion bent to the sealing portion side provided at an end, a plurality of leads arranged around the tab, a surface electrode of the semiconductor chip, and the lead corresponding thereto And a connection member for connecting

【0017】したがって、タブに折り曲げ部などの段差
部を設けて、この段差部を封止部に食い込ませることに
より、タブと封止部との接触面積を増やすことができ
る。
Accordingly, by providing a step portion such as a bent portion on the tab and making the step portion bite into the sealing portion, the contact area between the tab and the sealing portion can be increased.

【0018】これにより、タブと封止部との密着性(接
合強度)を向上でき、その結果、タブと封止部との界面
で剥離が発生することを防止できる。
Thus, the adhesion (bonding strength) between the tab and the sealing portion can be improved, and as a result, the occurrence of peeling at the interface between the tab and the sealing portion can be prevented.

【0019】したがって、半導体装置の耐湿性を向上で
き、これにより、タブ露出構造の半導体装置の信頼性を
向上できる。
Therefore, the moisture resistance of the semiconductor device can be improved, and thereby the reliability of the semiconductor device having the tab exposed structure can be improved.

【0020】また、本発明の半導体装置の製造方法は、
半導体チップを樹脂封止して形成される封止部の半導体
装置実装側の面に露出する露出面を備え、前記封止部と
の接触箇所に段差部が設けられたタブを有するリードフ
レームを準備する工程と、前記リードフレームの前記タ
ブと前記半導体チップとを接合する工程と、前記半導体
チップの表面電極とこれに対応する前記リードフレーム
のリードとを接続部材によって接続する工程と、前記半
導体チップを樹脂封止して前記タブの前記段差部を前記
封止部に食い込ませるとともに、前記タブの前記露出面
を前記半導体装置実装側の面に露出させて前記封止部を
形成する工程と、複数の前記リードを前記リードフレー
ムの枠部から分離する工程とを有するものである。
Further, a method of manufacturing a semiconductor device according to the present invention
A lead frame having an exposed surface that is exposed on a semiconductor device mounting side surface of a sealing portion formed by resin-sealing a semiconductor chip, and having a tab provided with a step portion at a contact portion with the sealing portion. Preparing, bonding the tab of the lead frame to the semiconductor chip, connecting a surface electrode of the semiconductor chip and a corresponding lead of the lead frame by a connecting member, A step of forming the sealing portion by resin sealing the chip so that the step portion of the tab bites into the sealing portion, and exposing the exposed surface of the tab to the surface on the semiconductor device mounting side; Separating the plurality of leads from the frame of the lead frame.

【0021】[0021]

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
Embodiments of the present invention will be described below in detail with reference to the drawings. In all the drawings for describing the embodiments, members having the same functions are denoted by the same reference numerals, and the repeated description thereof will be omitted.

【0022】図1は本発明による半導体装置の構造の実
施の形態の一例を示す断面図、図2は図1に示す半導体
装置の製造に用いられるリードフレームの部分平面図、
図3は図1に示す半導体装置の製造方法の実施の形態の
一例を示す製造プロセス図と各工程ごとの断面図、図4
は図1に示す半導体装置の製造方法におけるタブの折り
曲げ方法の一例を示す断面図、図5は図1に示す半導体
装置の実装基板への実装状態の構造の一例を示す部分断
面図である。
FIG. 1 is a sectional view showing an embodiment of the structure of a semiconductor device according to the present invention, FIG. 2 is a partial plan view of a lead frame used for manufacturing the semiconductor device shown in FIG.
FIG. 3 is a manufacturing process diagram showing an example of an embodiment of the method of manufacturing the semiconductor device shown in FIG.
5 is a cross-sectional view illustrating an example of a method of bending a tab in the method of manufacturing the semiconductor device illustrated in FIG. 1, and FIG. 5 is a partial cross-sectional view illustrating an example of a structure of the semiconductor device illustrated in FIG.

【0023】図1に示す半導体装置は、薄形・樹脂封止
形で、かつ面実装形のものであり、本実施の形態ではこ
の半導体装置の一例として、TSOP5(Thin Small O
utline Package) を取り上げて説明する。
The semiconductor device shown in FIG. 1 is a thin type, resin-sealed type, and a surface mount type. In this embodiment, as an example of this semiconductor device, TSOP5 (Thin Small O
utline Package).

【0024】なお、TSOP5は、薄形で、かつ比較的
ピン数が少なく、例えば、小形・携帯用電子機器などに
組み込まれるものであり、半導体チップ2を支持するタ
ブ1cの裏面1d(チップ支持側の面と反対側の面)
が、樹脂モールドによって形成された封止部3の半導体
装置実装側の面(以降、裏面3aという)に露出するタ
ブ露出構造のものである。
The TSOP 5 is thin and has a relatively small number of pins. For example, the TSOP 5 is incorporated in a small-sized portable electronic device or the like. Side and opposite side)
Is a tab-exposed structure that is exposed on a surface on the semiconductor device mounting side (hereinafter referred to as a back surface 3a) of a sealing portion 3 formed by a resin mold.

【0025】すなわち、TSOP5に搭載される半導体
チップ2には、パワー系または通信系のLSI(Large
Scale Integration)が形成され、半導体チップ2は比較
的放熱性を必要とするものである。
That is, the semiconductor chip 2 mounted on the TSOP 5 has a power or communication LSI (Large).
Scale integration) is formed, and the semiconductor chip 2 relatively needs heat radiation.

【0026】ただし、TSOP5は、小形・携帯用電子
機器に限らず、他の電子機器あるいは通信機器などに組
み込まれていてもよい。
However, the TSOP 5 is not limited to a small and portable electronic device, but may be incorporated in another electronic device or a communication device.

【0027】図1〜図5を用いて、図1に示すTSOP
5の構成について説明すると、半導体チップ2が樹脂封
止されて形成された封止部3と、半導体チップ2を支持
するとともに、封止部3の裏面3aに露出する露出面1
hを備え、かつ封止部3側に折り曲げた折り曲げ部1f
(段差部)が端部1gに設けられたタブ1cと、タブ1
cの周囲に配置された複数のリードであるインナリード
1aと、これと繋がり、かつ封止部3から外部に突出す
るアウタリード1bと、半導体チップ2のパッド2a
(表面電極)とこれに対応するインナリード1aとを接
続するボンディングワイヤ4(接続部材)とからなり、
タブ1cの端部1gに折り曲げ部1fが形成され、この
折り曲げ部1fを封止部3(モールドレジン)に食い込
ませることにより、封止部3とタブ1cとの接触面積を
増やして両者の密着性(接合強度)を向上させるもので
ある。
Referring to FIGS. 1 to 5, the TSOP shown in FIG.
The configuration of the semiconductor device 2 will be described. The sealing portion 3 is formed by sealing the semiconductor chip 2 with a resin, and the exposed surface 1 that supports the semiconductor chip 2 and is exposed on the back surface 3 a of the sealing portion 3.
h, and a bent portion 1f bent toward the sealing portion 3
A tab 1c provided with an end portion 1g (step portion);
c, a plurality of inner leads 1a, outer leads 1b connected to the inner leads 1a and protruding outside from the sealing portion 3, and pads 2a of the semiconductor chip 2.
(Surface electrode) and a bonding wire 4 (connection member) for connecting the corresponding inner lead 1a,
A bent portion 1f is formed at the end 1g of the tab 1c, and the bent portion 1f is cut into the sealing portion 3 (mold resin), so that the contact area between the sealing portion 3 and the tab 1c is increased, and the two are in close contact with each other. It improves the properties (joining strength).

【0028】ここで、タブ1cの端部1gに形成された
折り曲げ部1fは、図2に示すリードフレーム1の製造
段階でタブ1cに形成されたものであり、タブ1cの露
出面1hと反対側の面の方向、すなわち樹脂封止を行っ
た際に封止部3に食い込む方向に曲げ成形して形成され
たものである。
Here, the bent portion 1f formed on the end 1g of the tab 1c is formed on the tab 1c at the stage of manufacturing the lead frame 1 shown in FIG. 2, and is opposite to the exposed surface 1h of the tab 1c. It is formed by bending in the direction of the surface on the side, that is, in the direction of cutting into the sealing portion 3 when resin sealing is performed.

【0029】TSOP5では、図1に示すように、イン
ナリード1aの位置(高さ)に対してタブ1cの位置
(高さ)が低く、タブ下げ加工が施されている。したが
って、リードフレーム1の製造工程におけるタブ下げ加
工時に、これと一緒にタブ1cの端部1gの折り曲げ部
1fが形成される。
In the TSOP 5, as shown in FIG. 1, the position (height) of the tab 1c is lower than the position (height) of the inner lead 1a, and the tab is lowered. Therefore, at the time of the tab lowering process in the manufacturing process of the lead frame 1, the bent portion 1f of the end 1g of the tab 1c is formed together with this.

【0030】なお、この際の折り曲げ部1fの曲げ量
は、ワイヤボンディング時にボンディングツールによる
ボンディング動作を妨げない程度のものである。
The amount of bending of the bent portion 1f at this time is such that the bonding operation by the bonding tool during wire bonding is not hindered.

【0031】すなわち、折り曲げ部1fの先端が半導体
チップ2の主面2bに近づかない程度の曲げ量が好まし
い。
That is, it is preferable that the bending amount is such that the tip of the bent portion 1f does not approach the main surface 2b of the semiconductor chip 2.

【0032】さらに、本実施の形態では、タブ1cの折
り曲げ部1fが、その露出面1hに対してほぼ直角に封
止部3側に折り曲げられている。
Further, in the present embodiment, the bent portion 1f of the tab 1c is bent toward the sealing portion 3 substantially at right angles to the exposed surface 1h.

【0033】また、TSOP5は、封止部3の対向する
1組の辺においてそれぞれ相反する方向にアウタリード
1bが突出する構造であるため、折り曲げ部1fは、図
2に示すように、タブ1cの対向する1組の辺のそれぞ
れの端部1gに形成されている。
Further, since the TSOP 5 has a structure in which the outer leads 1b protrude in opposite directions on a pair of opposing sides of the sealing portion 3, the bent portion 1f has the tab 1c as shown in FIG. It is formed at each end 1g of a pair of opposing sides.

【0034】なお、タブ1cの折り曲げ部1fが形成さ
れていない対向する1組の辺には、それぞれタブ吊りリ
ード1eが残留している。
It should be noted that the tab suspension leads 1e are left on a pair of opposing sides of the tab 1c where the bent portion 1f is not formed.

【0035】また、アウタリード1bは、図1に示すよ
うに、ガルウィング状に形成されている。
The outer lead 1b is formed in a gull wing shape as shown in FIG.

【0036】また、封止部3の裏面3aに露出するタブ
1cの露出面1hは、半導体チップ2から発せられる熱
を外部に放出するものであり、したがって、本実施の形
態のTSOP5では、非常に効率良く放熱することがで
きる。
The exposed surface 1h of the tab 1c exposed on the back surface 3a of the sealing portion 3 emits heat generated from the semiconductor chip 2 to the outside. Therefore, in the TSOP 5 of this embodiment, the exposed surface 1h The heat can be efficiently dissipated.

【0037】なお、半導体チップ2は、タブ1c上にダ
イボンド材(例えば、銀ペーストまたは熱可塑性の接着
材など)によって固定されている。
The semiconductor chip 2 is fixed on the tab 1c by a die bonding material (for example, a silver paste or a thermoplastic adhesive).

【0038】さらに、半導体チップ2のパッド2aとこ
れに対応するインナリード1aとを電気的に接続するボ
ンディングワイヤ4(接続部材)は、例えば、金線やア
ルミニウム線などである。
The bonding wire 4 (connection member) for electrically connecting the pad 2a of the semiconductor chip 2 and the corresponding inner lead 1a is, for example, a gold wire or an aluminum wire.

【0039】また、封止部3は、モールド方法による樹
脂封止によって形成され、その際用いられる封止用の樹
脂は、例えば、熱硬化性のエポキシ樹脂などである。
The sealing portion 3 is formed by resin sealing by a molding method, and a sealing resin used at this time is, for example, a thermosetting epoxy resin.

【0040】さらに、インナリード1a、アウタリード
1bおよびタブ1cは、例えば、Cu、FeまたはFe
−Niなどによって形成された薄板材である。
Further, the inner lead 1a, the outer lead 1b and the tab 1c are made of, for example, Cu, Fe or Fe.
-A thin plate made of Ni or the like.

【0041】次に、本実施の形態のTSOP5の製造方
法を図3に示す製造プロセス図にしたがって説明する。
Next, a method of manufacturing the TSOP 5 according to the present embodiment will be described with reference to a manufacturing process diagram shown in FIG.

【0042】なお、前記TSOP5の製造方法は、図2
に示すリードフレーム1を用いて行うものである。
The method of manufacturing TSOP5 is described in FIG.
This is performed using the lead frame 1 shown in FIG.

【0043】まず、半導体チップ2を樹脂封止して形成
される封止部3の裏面3aに露出する露出面1hを備
え、かつ封止部3側に折り曲げた折り曲げ部1fが端部
1gに設けられたタブ1cを有する薄板状のリードフレ
ーム1を準備する。
First, the semiconductor chip 2 is provided with an exposed surface 1h exposed on the back surface 3a of the sealing portion 3 formed by resin sealing, and a bent portion 1f bent toward the sealing portion 3 has an end 1g. A thin lead frame 1 having the provided tab 1c is prepared.

【0044】すなわち、タブ1cの対向する1組の辺の
それぞれの端部1gに予め折り曲げ部1fが形成された
図2に示すリードフレーム1を準備する。
That is, the lead frame 1 shown in FIG. 2 in which a bent portion 1f is formed in advance at each end 1g of a pair of opposing sides of the tab 1c is prepared.

【0045】なお、タブ1cの折り曲げ部1fの加工に
ついては、図4に示すように、プレス用の金型である曲
げ型6とプレス7とを用いたプレス加工によって行う。
The bending of the bent portion 1f of the tab 1c is performed by pressing using a bending die 6 and a press 7, which are pressing dies, as shown in FIG.

【0046】すなわち、リードフレーム1の製造工程に
おけるタブ下げ加工時に、これと一緒にプレス加工によ
って行う。
That is, at the time of the tab lowering process in the manufacturing process of the lead frame 1, the pressing is performed together with the tab lowering process.

【0047】また、各インナリード1aやアウタリード
1b、さらに、ガイド用長孔1jや位置決め孔1kなど
の各形状パターンは、プレスの抜き成形もしくはエッチ
ングによって形成される。
Each shape pattern such as the inner lead 1a and the outer lead 1b, and the guide elongated hole 1j and the positioning hole 1k is formed by punching or etching.

【0048】なお、図2に示すリードフレーム1は、1
枚のリードフレーム1から複数個のTSOP5を製造す
ることが可能な長尺状の細長い多連のものであり、した
がって、1枚のリードフレーム1には、1個のTSOP
5に対応したパッケージ領域が複数個形成されている。
The lead frame 1 shown in FIG.
A plurality of TSOPs 5 can be manufactured from a single lead frame 1, so that one lead frame 1 has one TSOP.
A plurality of package regions corresponding to No. 5 are formed.

【0049】さらに、対向する外側の枠部1iには、ダ
イボンディング時やワイヤボンディング時にリードフレ
ーム1を搬送する際の複数のガイド用長孔1jおよび位
置決め孔1kが形成され、かつ隣接するアウタリード1
b間の隙間の封止部3が形成される箇所の外側近傍には
モールド時のモールドレジンの流出を阻止するダムバー
1lが設けられている。
Further, a plurality of guide long holes 1j and positioning holes 1k for transporting the lead frame 1 at the time of die bonding or wire bonding are formed in the opposing outer frame portion 1i.
A dam bar 11 for preventing outflow of the mold resin at the time of molding is provided near the outside of the portion where the sealing portion 3 is formed in the gap between b.

【0050】なお、リードフレーム1の材料は、例え
ば、銅(Cu)、鉄(Fe)、または、鉄とニッケルと
の合金(Fe−Ni)などであり、その厚さは、例え
ば、0.1〜0.15mm程度であるが、前記材料や前記厚
さなどは、これらに限定されるものではない。
The material of the lead frame 1 is, for example, copper (Cu), iron (Fe), or an alloy of iron and nickel (Fe-Ni). The thickness is about 1 to 0.15 mm, but the material and the thickness are not limited to these.

【0051】一方、図3のステップS1に基づいて主面
2bに半導体集積回路が形成された半導体チップ2を準
備する。
On the other hand, a semiconductor chip 2 having a semiconductor integrated circuit formed on the main surface 2b is prepared based on step S1 in FIG.

【0052】続いて、ステップS2のように、図2に示
すリードフレーム1を供給し、その後、リードフレーム
1のタブ1cと半導体チップ2の裏面2c(主面2bと
反対側の面)とを接合する。
Subsequently, as in step S2, the lead frame 1 shown in FIG. 2 is supplied, and then the tab 1c of the lead frame 1 and the back surface 2c of the semiconductor chip 2 (the surface opposite to the main surface 2b) are connected. Join.

【0053】すなわち、図3のステップS3に示すよう
に、リードフレーム1のタブ1cにダイボンド材(例え
ば、銀ペーストなど)を介して主面2bを上方に向けて
半導体チップ2を固定するダイボンディング(ペレット
ボンディングまたはチップマウントともいう)を行う。
That is, as shown in step S3 of FIG. 3, die bonding is performed to fix the semiconductor chip 2 to the tab 1c of the lead frame 1 via the die bonding material (for example, silver paste) with the main surface 2b facing upward. (Also referred to as pellet bonding or chip mounting).

【0054】その後、半導体チップ2のパッド2aと、
これに対応するインナリード1aとをワイヤボンディン
グ(ステップS4)によって電気的に接続する。
Thereafter, the pad 2a of the semiconductor chip 2
The corresponding inner lead 1a is electrically connected by wire bonding (step S4).

【0055】これにより、半導体チップ2のパッド2a
とこれに対応するインナリード1aとがボンディングワ
イヤ4によって電気的に接続される。
Thus, the pad 2a of the semiconductor chip 2
And the corresponding inner leads 1a are electrically connected by bonding wires 4.

【0056】その後、ステップS5に示すように、モー
ルドによる半導体チップ2の樹脂封止を行う。
Thereafter, as shown in step S5, resin sealing of the semiconductor chip 2 by molding is performed.

【0057】ここでは、半導体チップ2をモールドによ
って樹脂封止することにより、タブ1cの折り曲げ部1
fを封止部3(モールドレジン)に食い込ませ、さら
に、タブ1cの露出面1hが裏面3a(半導体装置実装
側の面)に露出するように封止部3を形成する。
Here, the semiconductor chip 2 is sealed with a resin by molding, so that the bent portion 1 of the tab 1c is formed.
f is cut into the sealing portion 3 (mold resin), and the sealing portion 3 is formed such that the exposed surface 1h of the tab 1c is exposed on the back surface 3a (the surface on the semiconductor device mounting side).

【0058】これにより、タブ1cの折り曲げ部1fが
封止部3に食い込んだ状態となり、したがって、タブ1
cの露出面1hを封止部3の裏面3a側に露出させた構
造においても、タブ1cと封止部3(モールドレジン)
との接触面積を増加させることができ、その結果、タブ
1cと封止部3との密着性を向上できる。
As a result, the bent portion 1f of the tab 1c is cut into the sealing portion 3, so that the tab 1c
The tab 1c and the sealing portion 3 (mold resin) are also provided in the structure in which the exposed surface 1h of the c is exposed to the back surface 3a side of the sealing portion 3.
The contact area between the tab 1c and the sealing portion 3 can be improved.

【0059】なお、本実施の形態のTSOP5の封止部
3は、フィルムシートを用いたモールドによって形成す
るものである。
The sealing section 3 of the TSOP 5 of the present embodiment is formed by molding using a film sheet.

【0060】すなわち、モールド時に、キャビティ底部
にフィルムシートを配置してタブ1cの裏面1dを前記
フィルムシートに密着させた状態でモールドレジンをキ
ャビティ内に充填することにより、タブ1cの裏面1d
を封止部3の裏面3aに露出させるものである。
That is, at the time of molding, the mold resin is filled in the cavity while the film sheet is arranged at the bottom of the cavity and the back surface 1d of the tub 1c is in close contact with the film sheet, whereby the back surface 1d of the tab 1c is formed.
Is exposed on the back surface 3 a of the sealing portion 3.

【0061】その後、複数のリードすなわちアウタリー
ド1bをリードフレーム1の枠部1iから切断によって
切り離すリード切断(ステップS6)を行って、リード
フレーム1の枠部1iから封止部3を含むアウタリード
1bを分離する。さらに、切断と同時にアウタリード1
bをガルウィング状に曲げ成形する。
Thereafter, a plurality of leads, that is, the outer leads 1b are cut off from the frame 1i of the lead frame 1 by cutting (step S6), and the outer leads 1b including the sealing portions 3 from the frame 1i of the lead frame 1 are removed. To separate. In addition, the outer lead 1
b is formed into a gull-wing shape.

【0062】これにより、図1に示すTSOP5を完成
させる(ステップS7)。
Thus, TSOP5 shown in FIG. 1 is completed (step S7).

【0063】なお、完成したTSOP5の実装形態を図
5に示す。
FIG. 5 shows an embodiment of the completed TSOP5.

【0064】図5は、リフローなどによってTSOP5
を実装基板8に実装した状態を示すものである。
FIG. 5 shows TSOP5 by reflow or the like.
Is mounted on the mounting board 8.

【0065】すなわち、半田リフローなどによってTS
OP5のアウタリード1bが実装基板8の端子8aに電
気的に接続されており、これにより、タブ露出構造のT
SOP5をQFP(Quad Flat Package)などの半導体装
置と同様に表面実装によってプリント配線基板などの実
装基板8に実装することができる。
That is, TS is determined by solder reflow or the like.
The outer lead 1b of the OP5 is electrically connected to the terminal 8a of the mounting substrate 8, and thereby, the T
The SOP 5 can be mounted on a mounting board 8 such as a printed wiring board by surface mounting, similarly to a semiconductor device such as a QFP (Quad Flat Package).

【0066】なお、半導体チップ2のグラウンド用のパ
ッド2aがワイヤボンディングによってタブ1cに電気
的に接続されている場合、すなわち、タブ1cがグラウ
ンド接続されている際には、タブ1cの露出面1hをグ
ラウンド端子として利用することも可能であり、その
際、実装基板8の端子8aとタブ1cの露出面1hとを
半田接続してもよく、これにより、タブ1cを介して電
気的な実装基板8とのグラウンド接続が可能になるとと
もに、タブ1cから実装基板8に熱を伝えることも可能
になり、その結果、TSOP5の放熱性をさらに向上で
きる。
When the ground pad 2a of the semiconductor chip 2 is electrically connected to the tab 1c by wire bonding, that is, when the tab 1c is grounded, the exposed surface 1h of the tab 1c is connected. Can be used as a ground terminal. In this case, the terminal 8a of the mounting board 8 and the exposed surface 1h of the tab 1c may be connected by soldering, so that the electrical mounting board is connected via the tab 1c. 8 and the heat can be transmitted from the tab 1c to the mounting board 8, so that the heat dissipation of the TSOP 5 can be further improved.

【0067】本実施の形態のTSOP5(半導体装置)
およびその製造方法によれば、以下のような作用効果が
得られる。
TSOP5 (semiconductor device) of the present embodiment
According to the method and the method for manufacturing the same, the following effects can be obtained.

【0068】すなわち、タブ1cに折り曲げ部1f(段
差部)を設け、この折り曲げ部1fを封止部3(モール
ドレジン)に食い込ませることにより、タブ1cと封止
部3との接触面積を増やすことができる。
That is, the bent portion 1f (step portion) is provided on the tab 1c, and the bent portion 1f is cut into the sealing portion 3 (mold resin), thereby increasing the contact area between the tab 1c and the sealing portion 3. be able to.

【0069】これにより、タブ1cと封止部3との密着
性(接合強度)を向上でき、したがって、タブ1cと封
止部3との界面で剥離が発生することを防止できる。
As a result, the adhesion (bonding strength) between the tab 1c and the sealing portion 3 can be improved, and therefore, the occurrence of peeling at the interface between the tab 1c and the sealing portion 3 can be prevented.

【0070】その結果、TSOP5の耐湿性を向上でき
る。
As a result, the moisture resistance of TSOP5 can be improved.

【0071】すなわち、TSOP5において封止部3の
裏面3aから吸湿した際にも、水分のパッケージ内部へ
の浸入を防ぐことができる。
That is, even when moisture is absorbed from the back surface 3a of the sealing portion 3 in the TSOP 5, it is possible to prevent moisture from entering the inside of the package.

【0072】これにより、タブ露出構造のTSOP5の
信頼性を向上できる。
As a result, the reliability of the TSOP 5 having the tab exposed structure can be improved.

【0073】また、タブ1cに折り曲げ部1fを設ける
ことにより、タブ1cの剛性を高めることができる。し
たがって、熱応力や外部応力によって起こるタブ反りな
どのタブ1cの変形を低減できる。
By providing the bent portion 1f on the tab 1c, the rigidity of the tab 1c can be increased. Therefore, deformation of the tab 1c such as tab warpage caused by thermal stress or external stress can be reduced.

【0074】その結果、タブ1cの変形を低減する薄形
・小形のタブ露出構造のTSOP5を実現できる。
As a result, it is possible to realize the TSOP 5 having a thin and small tab exposed structure that reduces the deformation of the tab 1 c.

【0075】また、TSOP5がタブ露出構造であるた
め、QFPなどのタブ1cを露出させない構造のTSO
P5と比較して、TSOP5の薄形化を図ることがで
き、かつタブ1cの剛性を高めることができる。
Since the TSOP 5 has a tab-exposed structure, the TSO 5 has a structure in which the tab 1c such as QFP is not exposed.
Compared with P5, TSOP5 can be made thinner and the rigidity of the tab 1c can be increased.

【0076】したがって、薄形の半導体装置であるTS
OP5においてもその信頼性を向上できる。
Therefore, the thin semiconductor device TS
The reliability can also be improved in OP5.

【0077】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
Although the invention made by the inventor has been specifically described based on the embodiments of the present invention, the present invention is not limited to the embodiments of the invention, and does not depart from the gist of the invention. It is needless to say that various changes can be made.

【0078】例えば、前記実施の形態では、タブ1cの
端部1gに形成された折り曲げ部1fが、その裏面1d
(露出面1h)に対してほぼ直角に折り曲げられている
場合を説明したが、折り曲げ部1fの折り曲げ角度は、
必ずしも裏面1dに対して直角でなくてもよい。
For example, in the above-described embodiment, the bent portion 1f formed at the end 1g of the tab 1c is connected to the back surface 1d.
Although the case where it is bent substantially at right angles to (exposed surface 1h) has been described, the bending angle of the bent portion 1f is as follows.
It does not necessarily have to be perpendicular to the back surface 1d.

【0079】つまり、図6(b)、図7(b)に示すよ
うに、折り曲げ部1fの折り曲げ角度は、タブ1cの裏
面1dに対して鈍角(折り曲げ角度>90°)としても
よく、また、鋭角(折り曲げ角度<90°)としてもよ
い。
That is, as shown in FIGS. 6B and 7B, the bending angle of the bent portion 1f may be an obtuse angle (bending angle> 90 °) with respect to the back surface 1d of the tab 1c. , An acute angle (bending angle <90 °).

【0080】なお、図6(b)は、図6(a)のA−A
断面を示すものであり、プレスによる曲げ加工で形成し
た折り曲げ部1fである。一方、図7(b)は、図7
(a)のB−B断面を示すものであり、エッチング加工
で形成した折り曲げ部1fである。
FIG. 6B is a sectional view taken along the line AA of FIG.
This shows a cross section, and is a bent portion 1f formed by bending using a press. On the other hand, FIG.
FIG. 3A is a cross-sectional view taken along the line BB in FIG. 3A, which is a bent portion 1f formed by etching.

【0081】また、図8(a) は、タブ1cの端部1g
に折り曲げ部1fを形成するとともに、裏面1dにエッ
チング加工によって放熱フィン1mを形成するものであ
るが、放熱フィン1mは、図8(b)に示すように、コ
イニングによって形成することも可能である。
FIG. 8A shows the end 1g of the tab 1c.
The heat radiation fins 1m are formed by etching on the back surface 1d while forming the bent portions 1f on the rear surface. However, the heat radiation fins 1m can be formed by coining as shown in FIG. 8B. .

【0082】なお、図6〜図8に示すタブ1cによって
も前記実施の形態のタブ1cとほぼ同様の作用効果が得
られるとともに、図6および図7に示すタブ1cのよう
に、裏面1dに対する折り曲げ角度を90°以外の角度
とすることにより、タブ1cの封止部3からの抜け落ち
を防止することができる。
It should be noted that the tab 1c shown in FIGS. 6 to 8 can provide substantially the same operation and effect as the tab 1c of the above-described embodiment, and can be applied to the back surface 1d as in the case of the tab 1c shown in FIGS. By setting the bending angle to an angle other than 90 °, it is possible to prevent the tab 1c from falling off the sealing portion 3.

【0083】さらに、図8に示すタブ1cのように、そ
の裏面1dに放熱フィン1mが形成されていることによ
り、半導体チップ2の放熱効果をさらに向上できる。
Further, the radiation effect of the semiconductor chip 2 can be further improved by forming the radiation fin 1m on the back surface 1d like the tab 1c shown in FIG.

【0084】また、前記実施の形態では、タブ1cに設
けられる段差部が、折り曲げ部1fの場合について説明
したが、前記段差部は、図9〜図11の変形例に示すよ
うに、凸部1nまたは凹部1pのうちの少なくとも何れ
か一方であってもよい。
In the above-described embodiment, the case where the step provided on the tab 1c is the bent portion 1f has been described. However, as shown in the modified examples of FIGS. It may be at least one of 1n and the recess 1p.

【0085】図9(a),(b)はタブ1cのチップ支持
側の面に、コイニングなどの加工によってリブ状の複数
の凸部1n(凹部1p)を形成したものであり、これに
よって封止部3(モールドレジン)との接触面積を増や
すものである。
FIGS. 9 (a) and 9 (b) show a plurality of rib-shaped convex portions 1n (recesses 1p) formed on the surface of the tab 1c on the chip supporting side by processing such as coining. This is to increase the contact area with the stop portion 3 (mold resin).

【0086】さらに、図10および図11は、エッチン
グ加工によって凹部1pを形成するタブ1cの変形例を
示したものである。
FIGS. 10 and 11 show a modification of the tab 1c for forming the recess 1p by etching.

【0087】図10(a),(b)は、タブ1cのチップ
支持側の面の外周に凹部1pを形成した変形例であり、
一方、図11(a),(b)は、タブ1cの裏面1dの外
周に凹部1pを形成した変形例である。
FIGS. 10A and 10B show a modification in which a recess 1p is formed on the outer periphery of the surface of the tab 1c on the chip supporting side.
On the other hand, FIGS. 11A and 11B are modified examples in which a concave portion 1p is formed on the outer periphery of the back surface 1d of the tab 1c.

【0088】なお、図9〜図11に示す変形例のタブ1
cによっても凸部1nまたは凹部1pなどの段差部が設
けられたことにより、タブ1cと封止部3(モールドレ
ジン)との密着度(接合強度)を向上させることができ
る。
Note that the tab 1 of the modified example shown in FIGS.
By providing a step portion such as the convex portion 1n or the concave portion 1p depending on c, the degree of adhesion (bonding strength) between the tab 1c and the sealing portion 3 (mold resin) can be improved.

【0089】また、図6〜図11に示すタブ1cを用い
た半導体装置の製造方法については、前記実施の形態の
TSOP5の製造方法と同様である。
The method of manufacturing the semiconductor device using the tab 1c shown in FIGS. 6 to 11 is the same as the method of manufacturing the TSOP 5 of the above embodiment.

【0090】すなわち、タブ1cに、予め折り曲げ部1
fや凸部1nまたは凹部1pなどの前記段差部が設けら
れたリードフレーム1を準備し、このリードフレーム1
を用いてTSOP5と同様の製造方法で製造する。
That is, the bent portion 1 is previously attached to the tab 1c.
f, the lead frame 1 provided with the stepped portion such as the convex portion 1n or the concave portion 1p is prepared.
And manufactured by the same manufacturing method as TSOP5.

【0091】また、前記実施の形態のTSOP5は、タ
ブ露出構造であるため、図12に示す他の実施の形態の
TSOP5のように、タブ1cの露出面1hにヒートシ
ンク9などの放熱部材を取り付けることにより、TSO
P5の放熱性をさらに向上できる。
Since the TSOP 5 of the above embodiment has a tab exposed structure, a heat radiating member such as a heat sink 9 is attached to the exposed surface 1h of the tab 1c as in the TSOP 5 of another embodiment shown in FIG. As a result, TSO
The heat radiation of P5 can be further improved.

【0092】さらに、タブ1cの露出面1hにヒートシ
ンク9などを取り付けた場合においても、その実装形態
としては、ヒートシンク9を図5に示す実装基板8の端
子8aと半田接続させてもよいし、また、半田接続させ
なくてもよい。
Further, even when the heat sink 9 or the like is attached to the exposed surface 1h of the tab 1c, the heat sink 9 may be soldered to the terminal 8a of the mounting board 8 shown in FIG. Further, it is not necessary to make a solder connection.

【0093】また、前記実施の形態では、タブ露出構造
の半導体装置がTSOP5の場合を説明したが、前記半
導体装置は、樹脂封止形で、かつタブ露出構造であれ
ば、TSOP5に限らず、例えば、図13に示すような
小形パッケージであるQFN10などであってもよい。
In the above embodiment, the case where the semiconductor device having the tab exposed structure is TSOP5 has been described. However, the semiconductor device is not limited to TSOP5 as long as it is a resin-sealed type and has a tab exposed structure. For example, it may be a small package QFN10 as shown in FIG.

【0094】その際、前記実施の形態のTSOP5(半
導体装置)では、比較的ピン数が少ない(TSOP5は
10ピン)場合を説明したが、前記半導体装置が有する
ピン数は、10ピンに限らず、10ピン以外の何ピンで
あってもよく、多ピンであってもよい。
At this time, in the TSOP5 (semiconductor device) of the above embodiment, the case where the number of pins is relatively small (TSOP5 is 10 pins) has been described, but the number of pins of the semiconductor device is not limited to 10 pins. Any number of pins other than 10 pins or multiple pins may be used.

【0095】また、前記実施の形態では、TSOP5が
小形・携帯用電子機器もしくは通信機器などに組み込ま
れている場合を説明したが、小形TV(テレビジョン)
などに組み込まれていてもよく、あるいは、パーソナル
コンピュータやワークステーションなどに組み込まれて
いてもよい。
In the above-described embodiment, the case where the TSOP 5 is incorporated in a small / portable electronic device or a communication device has been described. However, a small TV (television)
Or may be incorporated in a personal computer or a workstation.

【0096】なお、前記実施の形態においては、リード
フレーム1を準備する際に、予めタブ1cに折り曲げ部
1fや凸部1nまたは凹部1pなどの段差部が形成され
たリードフレーム1を準備する場合を説明したが、前記
段差部が形成されていないリードフレーム1を準備し、
このリードフレーム1を搬入した後、半導体装置の製造
工程に、リードフレーム1のタブ1cに前記段差部を形
成する工程を含めてもよい。
In the above-described embodiment, when preparing the lead frame 1, the lead frame 1 in which the tab 1c is formed with a stepped portion such as the bent portion 1f, the convex portion 1n, or the concave portion 1p in advance is prepared. However, the lead frame 1 in which the step is not formed is prepared,
After the lead frame 1 is carried in, the step of manufacturing the semiconductor device may include a step of forming the step portion on the tab 1c of the lead frame 1.

【0097】[0097]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0098】(1).タブに折り曲げ部などの段差部を
設け、この段差部を封止部に食い込ませることにより、
タブと封止部との密着性(接合強度)を向上できる。そ
の結果、半導体装置の耐湿性を向上でき、これにより、
タブ露出構造の半導体装置の信頼性を向上できる。
(1). By providing a step portion such as a bent portion on the tab, and making this step portion bite into the sealing portion,
The adhesion (joining strength) between the tab and the sealing portion can be improved. As a result, the moisture resistance of the semiconductor device can be improved,
The reliability of the semiconductor device having the tab exposed structure can be improved.

【0099】(2).タブに折り曲げ部を設けることに
より、タブの剛性を高めることができる。これにより、
タブの変形を低減する薄形・小形のタブ露出構造の半導
体装置を実現できる。
(2). By providing the bent portion on the tab, the rigidity of the tab can be increased. This allows
A semiconductor device having a thin and small tab exposed structure that reduces the deformation of the tab can be realized.

【0100】(3).タブの露出面に放熱部材を取り付
けることにより、タブ露出構造の半導体装置の放熱性を
さらに向上できる。
(3). By attaching the heat dissipation member to the exposed surface of the tab, the heat dissipation of the semiconductor device having the tab exposed structure can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体装置の構造の実施の形態の
一例を示す断面図である。
FIG. 1 is a sectional view showing an example of an embodiment of a structure of a semiconductor device according to the present invention.

【図2】図1に示す半導体装置の製造に用いられるリー
ドフレームの部分平面図である。
FIG. 2 is a partial plan view of a lead frame used for manufacturing the semiconductor device shown in FIG.

【図3】図1に示す半導体装置の製造方法の実施の形態
の一例を示す製造プロセス図と各工程ごとの断面図であ
る。
3A and 3B are a manufacturing process diagram showing an example of an embodiment of the method for manufacturing the semiconductor device shown in FIG. 1, and a cross-sectional view showing each step.

【図4】図1に示す半導体装置の製造方法におけるタブ
の折り曲げ方法の一例を示す断面図である。
FIG. 4 is a cross-sectional view showing an example of a method of bending a tab in the method of manufacturing the semiconductor device shown in FIG.

【図5】図1に示す半導体装置の実装基板への実装状態
の構造の一例を示す部分断面図である。
5 is a partial cross-sectional view showing an example of a structure of the semiconductor device shown in FIG. 1 in a state of being mounted on a mounting substrate.

【図6】(a),(b)は本発明の半導体装置に用いられ
るタブの変形例の構造を示す図であり、(a)は平面
図、(b)は(a)のA−A線に沿う断面図である。
6A and 6B are diagrams showing a structure of a modified example of a tub used in the semiconductor device of the present invention, wherein FIG. 6A is a plan view, and FIG. 6B is an AA of FIG. It is sectional drawing which follows a line.

【図7】(a),(b)は本発明の半導体装置に用いられ
るタブの変形例の構造を示す図であり、(a)は平面
図、(b)は(a)のB−B線に沿う断面図である。
FIGS. 7A and 7B are diagrams showing a structure of a modified example of a tub used in the semiconductor device of the present invention, wherein FIG. 7A is a plan view and FIG. 7B is a BB line of FIG. It is sectional drawing which follows a line.

【図8】(a),(b)は本発明の半導体装置に用いられ
るタブの変形例の構造を示す図であり、(a)は断面
図、(b)は(a)のタブの製造方法を示す断面図であ
る。
8A and 8B are diagrams showing a structure of a modified example of the tab used in the semiconductor device of the present invention, wherein FIG. 8A is a cross-sectional view, and FIG. It is sectional drawing which shows a method.

【図9】(a),(b)は本発明の半導体装置に用いられ
るタブの変形例の構造を示す図であり、(a)は断面
図、(b)は平面図である。
FIGS. 9A and 9B are diagrams showing a structure of a modified example of the tab used in the semiconductor device of the present invention, wherein FIG. 9A is a sectional view and FIG. 9B is a plan view.

【図10】(a),(b)は本発明の半導体装置に用いら
れるタブの変形例の構造を示す図であり、(a)は平面
図、(b)は(a)のC−C線に沿う断面図である。
FIGS. 10A and 10B are diagrams showing the structure of a modified example of the tab used in the semiconductor device of the present invention, wherein FIG. 10A is a plan view and FIG. 10B is a CC of FIG. It is sectional drawing which follows a line.

【図11】(a),(b)は本発明の半導体装置に用いら
れるタブの変形例の構造を示す図であり、(a)は平面
図、(b)は(a)のD−D線に沿う断面図である。
FIGS. 11A and 11B are diagrams showing a structure of a modified example of the tab used in the semiconductor device of the present invention, wherein FIG. 11A is a plan view, and FIG. 11B is a DD diagram of FIG. It is sectional drawing which follows a line.

【図12】本発明による半導体装置の他の実施の形態の
構造を示す断面図である。
FIG. 12 is a sectional view showing the structure of a semiconductor device according to another embodiment of the present invention;

【図13】本発明による半導体装置の他の実施の形態の
構造を示す断面図である。
FIG. 13 is a sectional view showing the structure of a semiconductor device according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 リードフレーム 1a インナリード(リード) 1b アウタリード(リード) 1c タブ 1d 裏面 1e タブ吊りリード 1f 折り曲げ部(段差部) 1g 端部 1h 露出面 1i 枠部 1j ガイド用長孔 1k 位置決め孔 1l ダムバー 1m 放熱フィン 1n 凸部(段差部) 1p 凹部(段差部) 2 半導体チップ 2a パッド(表面電極) 2b 主面 2c 裏面 3 封止部 3a 裏面(半導体装置実装側の面) 4 ボンディングワイヤ(接続部材) 5 TSOP(半導体装置) 6 曲げ型 7 プレス 8 実装基板 8a 端子 9 ヒートシンク(放熱部材) 10 QFN(半導体装置) DESCRIPTION OF SYMBOLS 1 Lead frame 1a Inner lead (lead) 1b Outer lead (lead) 1c Tab 1d Back side 1e Tab suspension lead 1f Bend part (step part) 1g End part 1h Exposed surface 1i Frame part 1j Slot for guide 1k Positioning hole 11l Dam bar 1m Heat radiation Fin 1n Convex portion (step portion) 1p Concave portion (step portion) 2 Semiconductor chip 2a Pad (surface electrode) 2b Main surface 2c Back surface 3 Sealing portion 3a Back surface (semiconductor device mounting side) 4 Bonding wire (connection member) 5 TSOP (semiconductor device) 6 bending die 7 press 8 mounting substrate 8a terminal 9 heat sink (heat dissipation member) 10 QFN (semiconductor device)

フロントページの続き Fターム(参考) 4M109 AA01 BA01 CA21 DB03 DB16 FA04 GA05 5F061 AA01 BA01 CA21 DD12 FA05 5F067 AA04 AB03 BE02 CA04 DE01Continued on the front page F term (reference) 4M109 AA01 BA01 CA21 DB03 DB16 FA04 GA05 5F061 AA01 BA01 CA21 DD12 FA05 5F067 AA04 AB03 BE02 CA04 DE01

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持し、前記封止部の半導体装置実
装側の面に露出する露出面を備え、前記封止部との接触
箇所に段差部が設けられたタブと、 前記タブの周囲に配置された複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続する接続部材とを有することを特徴とする半
導体装置。
1. A resin-sealed semiconductor device, comprising: a sealing portion formed by resin-sealing a semiconductor chip; and a surface of the sealing portion supporting the semiconductor chip on a semiconductor device mounting side. A tab provided with an exposed surface that is exposed to the sealing portion and provided with a stepped portion in a contact portion with the sealing portion; a plurality of leads arranged around the tab; and a surface electrode of the semiconductor chip and corresponding thereto. A semiconductor device having a connection member for connecting the lead.
【請求項2】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持し、前記封止部の半導体装置実
装側の面に露出する露出面を備え、前記封止部側に折り
曲げた折り曲げ部が端部に設けられたタブと、 前記タブの周囲に配置された複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続する接続部材とを有することを特徴とする半
導体装置。
2. A resin-sealed semiconductor device, comprising: a sealing portion formed by resin-sealing a semiconductor chip; and a surface of the sealing portion supporting the semiconductor chip on a semiconductor device mounting side. A tab provided with an exposed surface that is exposed at the end, and a bent portion bent toward the sealing portion side provided at an end; a plurality of leads arranged around the tab; a surface electrode of the semiconductor chip; A connection member for connecting to the corresponding lead.
【請求項3】 請求項2記載の半導体装置であって、前
記タブの前記折り曲げ部が、前記タブの前記露出面に対
して90°以外の角度で前記封止部側に折り曲げられて
いることを特徴とする半導体装置。
3. The semiconductor device according to claim 2, wherein the bent portion of the tab is bent toward the sealing portion at an angle other than 90 ° with respect to the exposed surface of the tab. A semiconductor device characterized by the above-mentioned.
【請求項4】 樹脂封止形の半導体装置であって、 半導体チップが樹脂封止されて形成された封止部と、 前記半導体チップを支持し、前記封止部の半導体装置実
装側の面に露出する露出面を備え、前記封止部との接触
箇所に凸部または凹部の少なくとも何れか一方が設けら
れたタブと、 前記タブの周囲に配置された複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
ドとを接続する接続部材とを有することを特徴とする半
導体装置。
4. A resin-sealed semiconductor device, comprising: a sealing portion formed by resin-sealing a semiconductor chip; and a surface of the sealing portion supporting the semiconductor chip on a semiconductor device mounting side. A tab provided with an exposed surface that is exposed to at least one of a convex portion and a concave portion at a contact portion with the sealing portion; a plurality of leads arranged around the tab; A semiconductor device comprising a surface electrode and a connection member for connecting the lead to the surface electrode.
【請求項5】 請求項1,2,3または4記載の半導体
装置であって、前記タブの前記露出面に放熱部材が設け
られていることを特徴とする半導体装置。
5. The semiconductor device according to claim 1, wherein a heat radiation member is provided on the exposed surface of the tub.
【請求項6】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを樹脂封止して形成される封止部の半導体
装置実装側の面に露出する露出面を備え、前記封止部と
の接触箇所に段差部が設けられたタブを有するリードフ
レームを準備する工程と、 前記リードフレームの前記タブと前記半導体チップとを
接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームのリードとを接続部材によって接続する工程
と、 前記半導体チップを樹脂封止して前記タブの前記段差部
を前記封止部に食い込ませるとともに、前記タブの前記
露出面を前記半導体装置実装側の面に露出させて前記封
止部を形成する工程と、 複数の前記リードを前記リードフレームの枠部から分離
する工程とを有することを特徴とする半導体装置の製造
方法。
6. A method for manufacturing a resin-encapsulated semiconductor device, comprising: an exposed surface that is exposed on a semiconductor device mounting side surface of a sealing portion formed by resin-sealing a semiconductor chip; A step of preparing a lead frame having a tab provided with a step portion at a contact portion with a stop, a step of joining the tab of the lead frame and the semiconductor chip, and a surface electrode of the semiconductor chip and Connecting a corresponding lead of the lead frame with a connecting member, and sealing the semiconductor chip with a resin so that the step portion of the tab bites into the sealing portion, and the exposed surface of the tab is A semiconductor device comprising: a step of forming the sealing portion by exposing the sealing portion to a surface on a semiconductor device mounting side; and a step of separating the plurality of leads from a frame portion of the lead frame. The method of production.
【請求項7】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを樹脂封止して形成される封止部の半導体
装置実装側の面に露出する露出面を備え、前記封止部側
に折り曲げた折り曲げ部が端部に設けられたタブを有す
るリードフレームを準備する工程と、 前記リードフレームの前記タブと前記半導体チップとを
接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームのリードとを接続部材によって接続する工程
と、 前記半導体チップを樹脂封止して前記タブの前記折り曲
げ部を前記封止部に食い込ませるとともに、前記タブの
前記露出面を前記半導体装置実装側の面に露出させて前
記封止部を形成する工程と、 複数の前記リードを前記リードフレームの枠部から分離
する工程とを有することを特徴とする半導体装置の製造
方法。
7. A method for manufacturing a resin-encapsulated semiconductor device, comprising: an exposed surface that is exposed on a semiconductor device mounting side surface of a sealing portion formed by resin-sealing a semiconductor chip; A step of preparing a lead frame having a tab provided with a bent portion bent to a stop portion side at an end; a step of joining the tab of the lead frame to the semiconductor chip; and a surface electrode of the semiconductor chip. A step of connecting a lead of the lead frame to a corresponding one of the leads by a connecting member; sealing the semiconductor chip with a resin so that the bent portion of the tab bites into the sealing portion; and the exposed surface of the tab. Exposing the lead to the semiconductor device mounting side surface to form the sealing portion; and separating the plurality of leads from a frame portion of the lead frame. The method of manufacturing a semiconductor device to be.
【請求項8】 樹脂封止形の半導体装置の製造方法であ
って、 半導体チップを樹脂封止して形成される封止部の半導体
装置実装側の面に露出する露出面を備え、前記封止部と
の接触箇所に凸部または凹部の少なくとも何れか一方が
設けられたタブを有するリードフレームを準備する工程
と、 前記リードフレームの前記タブと前記半導体チップとを
接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
ドフレームのリードとを接続部材によって接続する工程
と、 前記半導体チップを樹脂封止して前記タブの前記凸部ま
たは凹部の少なくとも何れか一方を前記封止部に食い込
ませるとともに、前記タブの前記露出面を前記半導体装
置実装側の面に露出させて前記封止部を形成する工程
と、 複数の前記リードを前記リードフレームの枠部から分離
する工程とを有することを特徴とする半導体装置の製造
方法。
8. A method for manufacturing a resin-encapsulated semiconductor device, comprising: an exposed surface that is exposed on a semiconductor device mounting side surface of a sealing portion formed by resin-sealing a semiconductor chip; A step of preparing a lead frame having a tab provided with at least one of a convex portion and a concave portion in a contact portion with a stop portion; a step of joining the tab of the lead frame to the semiconductor chip; A step of connecting a surface electrode of the chip and a lead of the lead frame corresponding to the surface electrode by a connecting member; and sealing the semiconductor chip with a resin to seal at least one of the protrusion or the recess of the tab. Forming the sealing portion by exposing the exposed surface of the tab to the surface on the semiconductor device mounting side, and forming the plurality of leads into the lead frame. The method of manufacturing a semiconductor device characterized by a step of separating from the frame portion of the arm.
JP31112199A 1999-11-01 1999-11-01 Semiconductor device and method of manufacturing the same Pending JP2001135767A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31112199A JP2001135767A (en) 1999-11-01 1999-11-01 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31112199A JP2001135767A (en) 1999-11-01 1999-11-01 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2001135767A true JP2001135767A (en) 2001-05-18

Family

ID=18013401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31112199A Pending JP2001135767A (en) 1999-11-01 1999-11-01 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2001135767A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034601A (en) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
US8987063B2 (en) 2011-02-14 2015-03-24 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2018056309A (en) * 2016-09-28 2018-04-05 エイブリック株式会社 Semiconductor device
JP2019047011A (en) * 2017-09-05 2019-03-22 株式会社東芝 Semiconductor device
JP2019161238A (en) * 2019-06-17 2019-09-19 マクセルホールディングス株式会社 Semiconductor device substrate, method for manufacturing the same, and semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034601A (en) * 2006-07-28 2008-02-14 Sanyo Electric Co Ltd Semiconductor device and manufacturing method thereof
US8987063B2 (en) 2011-02-14 2015-03-24 Renesas Electronics Corporation Manufacturing method of semiconductor device
JP2018056309A (en) * 2016-09-28 2018-04-05 エイブリック株式会社 Semiconductor device
JP2019047011A (en) * 2017-09-05 2019-03-22 株式会社東芝 Semiconductor device
JP2019161238A (en) * 2019-06-17 2019-09-19 マクセルホールディングス株式会社 Semiconductor device substrate, method for manufacturing the same, and semiconductor device

Similar Documents

Publication Publication Date Title
JP2934357B2 (en) Semiconductor device
US6420779B1 (en) Leadframe based chip scale package and method of producing the same
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US7205658B2 (en) Singulation method used in leadless packaging process
JPH11312706A (en) Resin encapsulating semiconductor device and its manufacture, and lead frame
US6753599B2 (en) Semiconductor package and mounting structure on substrate thereof and stack structure thereof
JP2000294719A (en) Lead frame, semiconductor device using the same, and manufacture thereof
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JPH09312375A (en) Lead frame, semiconductor device and manufacture thereof
US7851902B2 (en) Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
JP2000307045A (en) Lead frame and manufacture of resin sealed semiconductor device using it
US6962836B2 (en) Method of manufacturing a semiconductor device having leads stabilized during die mounting
JP3072291B1 (en) Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same
US6084309A (en) Semiconductor device and semiconductor device mounting structure
JP2651427B2 (en) Method for manufacturing semiconductor device
JP2000299423A (en) Lead frame, semiconductor device using the same and manufacture thereof
JP2001135767A (en) Semiconductor device and method of manufacturing the same
JP2001035985A (en) Semiconductor device sealed with resin
JPH11297917A (en) Semiconductor device and its manufacture
US6312976B1 (en) Method for manufacturing leadless semiconductor chip package
JPH09312372A (en) Manufacture of semiconductor device
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP4651218B2 (en) Manufacturing method of semiconductor device
KR200159861Y1 (en) Semiconductor package