JP4651218B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4651218B2 JP4651218B2 JP2001106702A JP2001106702A JP4651218B2 JP 4651218 B2 JP4651218 B2 JP 4651218B2 JP 2001106702 A JP2001106702 A JP 2001106702A JP 2001106702 A JP2001106702 A JP 2001106702A JP 4651218 B2 JP4651218 B2 JP 4651218B2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- lead
- tab suspension
- sealing portion
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特に、リードフレームを用いて組み立てる半導体装置の歩留り向上に適用して有効な技術に関する。
【0002】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【0003】
小形化を図った半導体装置として、QFN(Quad Flat Non-leaded Package) と呼ばれる半導体チップより若干大きい程度の小形半導体パッケージが開発されており、樹脂モールドによって形成された封止部の裏面の周縁部に外部端子となる複数のリードが露出して配置され、このような構造の半導体パッケージは、ペリフェラル形と呼ばれている。
【0004】
QFNの組み立てでは、多数個取りのリードフレームを用いて、ダイボンディング、ワイヤボンディング、樹脂封止の各処理が行われ、その後、リード切断が行われて個片化される。
【0005】
また、QFNでは、その封止部が、半導体チップを封止する本体封止部とこれの周縁部に一体で形成される周縁封止部とからなり、リード切断時には、本体封止部から突出するそれぞれのリードといっしょに周縁封止部も切断される。
【0006】
なお、リードフレームを用いて組み立てるQFNの構造については、例えば、特開平10−189830号公報や、株式会社プレスジャーナル1998年7月27日発行、「月刊Semiconductor World増刊号'99半導体組立・検査技術」、53〜57頁に記載されている。
【0007】
【発明が解決しようとする課題】
ところが、前記した技術のQFNにおいて、本体封止部の周縁角部に周縁封止部(角部に配置されて両側の辺にまたがるような形状の樹脂部)が配置されると、切断用パンチによってリードを切断した際に、角部の周縁封止部は、その強度が弱いため、切断応力によって樹脂の小片が欠け落ちる(脱落する)。
【0008】
これにより、レジン欠けによる不良(以降、レジン欠け不良という)が発生してQFNの歩留りが低下することが問題となる。
【0009】
また、レジン欠けによってレジン屑が発生して飛散し、テスト工程などでレジン屑による接続不良が起こり、その結果、製造工程での歩留り低下が問題となる。
【0010】
本発明の目的は、歩留り向上を図る半導体装置を提供することにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【0013】
本発明は、以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)チップ搭載部と、前記チップ搭載部とそれぞれ一体に形成された複数のタブ吊りリードと、前記チップ搭載部の周囲に配置された複数のリードと、を備えたリードフレームを準備する工程;
(b)前記(a)工程の後、複数のパッドが形成された主面を有する半導体チップを、前記チップ搭載部に搭載する工程;
(c)前記(b)工程の後、前記複数のパッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程;
(d)前記(c)工程の後、前記複数のタブ吊りリードおよび前記複数のリードのそれぞれの一部が露出するように、前記半導体チップおよび前記複数のワイヤを封止用樹脂で封止し、封止部を形成する工程;
(e)前記(d)工程の後、切断用パンチによって、前記複数のタブ吊りリードのそれぞれを、前記リードフレームから切断する工程;
(f)前記(e)工程の後、切断用パンチによって、前記複数のリードのそれぞれを、前記リードフレームから切断する工程;
ここで、
前記封止部は、前記半導体チップおよび前記複数のワイヤを封止する本体封止部と、前記本体封止部と一体に形成され、前記複数のリードのうちの互いに隣り合うリード間、および前記複数のタブ吊りリードのそれぞれと前記複数のリードのうちの前記複数のタブ吊りリードのそれぞれに隣接する第1リードとの間を封止する周縁封止部とを有しており、
前記本体封止部の平面形状は、角部が面取りされた略四角形であり、
前記複数のタブ吊りリードのそれぞれは、前記チップ搭載部と繋がる一端部と、前記一端部とは反対側の他端部とを有し、
前記複数のタブ吊りリードは、平面視において前記チップ搭載部から前記封止部の前記角部に向かってそれぞれ延在しており、
前記複数のタブ吊りリードのそれぞれの前記他端部は、前記封止部の各角部に位置しており、
前記複数のタブ吊りリードのそれぞれの前記他端部の幅は、前記複数のタブ吊りリードのそれぞれの前記一端部の幅よりも太く形成され、
前記複数のタブ吊りリードのそれぞれの前記他端部における側面は、前記複数のリードのうち、前記側面に対向する隣の前記第1リードの第1側面と並ぶように形成されており、
前記(e)工程では、平面視において前記切断用パンチの辺が前記タブ吊りリードの延在方向と交差するように、前記タブ吊りリードの前記他端部と、前記周縁封止部の一部とを前記切断用パンチによって切断する。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0016】
図1および図2は本実施の形態のQFNの構造を示す平面図および断面図、図3は図1に示すQFNの組み立てに用いられるリードフレームの構造を示す部分平面図、図4は図1に示すQFNの製造におけるモールド終了後の状態の一例を示す部分平面図、図5は図4のB−B線に対応した箇所でのリード切断状態の一例を示す部分断面図であり、(a)は切断前、(b)は切断後、図6は図4のC−C線に対応した箇所でのリード切断状態を示す拡大部分断面図、図7は図1に示すQFNの組み立て手順の一例を示す製造プロセスフロー図である。
【0017】
図1、図2に示す本実施の形態の半導体装置は、図3に示すリードフレーム1を用いて組み立てるモールドタイプの小形半導体パッケージであり、さらに、封止部3の裏面3aの周縁部に複数のリード1aの被接続面1dを露出させて配置したペリフェラル形のものでもあり、前記半導体装置の一例として、QFN5を取り上げて説明する。
【0018】
したがって、QFN5の各リード1aは、封止部3に埋め込まれたインナリードと、封止部3の裏面3aの周縁部に露出するアウタリードとの両者の機能を兼ねている。
【0019】
図1、図2を用いて、QFN5の詳細構成について説明すると、半導体チップ2が搭載されたチップ支持面1cを備えるタブ(チップ搭載部)1bと、半導体チップ2を樹脂封止する本体封止部3bとこれと一体で本体封止部3bの周縁部に形成された周縁封止部3cとからなる封止部3と、タブ1bの周囲に配置され、かつ封止部3の裏面3aの周縁部に並んで被接続面1dを露出して配置された複数のリード1aと、タブ1bを支持するとともに封止部3の裏面3aの周縁部の4つの角部に露出して配置されたタブ吊りリード1eと、半導体チップ2の表面電極であるパッド2aとこれに対応するリード1aとを接続する導通部材であるボンディング用のワイヤ4とからなる。
【0020】
なお、本実施の形態のQFN5は、図1に示すように、複数のリード1aのうち、本体封止部3bの角部に突出して配置されたタブ吊りリード1eが幅広に形成され、かつ突出したタブ吊りリード1eの側面が、この側面に対向する隣のリード1aの側面と平行になるように形成されている。
【0021】
すなわち、QFN5の4つの角部において、本体封止部3bから突出したタブ吊りリード1eが略扇形(外方に向かって広がった形状)に幅広に形成されているとともに、このタブ吊りリード1eの両側の側面が、それぞれの側面の隣のリード1aの側面と平行になるように形成されている。
【0022】
これにより、QFN5の本体封止部3bの角部において、その両側の辺にまたがるようなコーナエッジ部に配置される樹脂の周縁封止部3cが形成されなくなるため、本体封止部3bの角部近傍に配置される周縁封止部3cの強度を高めることができる。
【0023】
その結果、QFN5の組み立てにおけるリード切断工程で、図5に示すような切断用パンチ7によってリード1aおよびタブ吊りリード1eを切断した際のQFN5の角部での周縁封止部3cの小片の脱落を防止でき、レジン欠け不良の発生を低減できる。
【0024】
したがって、QFN5の歩留りの向上を図ることができる。
【0025】
なお、本実施の形態のQFN5は、その封止部3が、半導体チップ2を樹脂封止する本体封止部3bと、これと一体でその周縁部に形成された周縁封止部3cとからなり、周縁封止部3cは、モールド時に、図4に示すように、本体封止部3bから突出した各リード1a間(リード1aとタブ吊りリード1eの間も含む)に封止用樹脂(レジン)が入り込んで形成されたものである。
【0026】
また、図2に示すように、半導体チップ2は、タブ1bのチップ支持面1c上にダイボンド材(例えば、銀ペーストや樹脂ペーストなど)によって固定されている。
【0027】
さらに、QFN5の封止部3の裏面3aの周縁部に並んで配置された外部端子であるリード1aの被接続面1dには、厚さ10μm程度の半田メッキ層10が形成されている。
【0028】
また、タブ1b、タブ吊りリード1eおよび各リード1aは、例えば、銅などの薄板材によって形成され、その厚さは、0.15〜0.2mm程度である。
【0029】
さらに、半導体チップ2のパッド2aとこれに対応するリード1aとを接続する導通部材であるワイヤ4は、例えば、金線などである。
【0030】
また、封止部3は、モールド方法による樹脂封止によって形成され、その際用いられる封止用樹脂(レジン)は、例えば、熱硬化性のエポキシ樹脂などである。
【0031】
次に、本実施の形態によるQFN5(半導体装置)の製造方法を図7に示す製造プロセスフロー図にしたがって説明する。
【0032】
まず、図2に示す半導体チップ2を支持可能なチップ搭載部であるタブ1bと、タブ1bをその4方向の角部で支持するタブ吊りリード1eと、タブ1bの周囲に配置され、かつ樹脂封止された際に封止部3の裏面3aの周縁部に露出する被接続面1dを備えた複数のリード1aとからなり、複数のリード1aやタブ吊りリード1eのうち、それぞれのリード列の角部に配置されたタブ吊りリード1eの根元部の側面が、この側面に対向する側面を有したリード1aの前記側面と平行になるように形成された図3に示すリードフレーム1を準備する(ステップS1)。
【0033】
すなわち、リードフレーム1において各リード列の角部に配置されたタブ吊りリード1eの根元部の両側の側面が、それぞれの側面の隣りのリード1aの側面と平行になるように形成されている。
【0034】
したがって、本実施の形態のリードフレーム1においては、4つのタブ吊りリード1eのそれぞれの根元部が、タブ吊りリード1eの本体部と比べて遥かに幅広に形成されている。
【0035】
なお、図3に示すリードフレーム1において、点線部は、モールド後のモールドライン1hを示しており、さらに、1点鎖線部は、リード切断工程における切断ライン1jである。
【0036】
また、リードフレーム1は、1枚のリードフレーム1から複数個のQFN5を組み立てることが可能な短冊状の細長い多連のものであり、さらに、1枚のリードフレーム1上でマトリクス配列で複数のQFN5を製造可能とするものである。
【0037】
したがって、1枚のリードフレーム1には、1個のQFN5に対応したパッケージ領域であるデバイス領域がマトリクス配列で複数個形成され、さらに、各デバイス領域を区画する領域には、複数のスリット1gが設けられており、熱応力や機械的応力などの応力を緩和させている。
【0038】
なお、リードフレーム1は、例えば、銅(Cu)などによって形成された薄板材であり、その厚さは、例えば、0.15〜0.2mm程度であるが、前記材料や前記厚さなどは、これらに限定されるものではない。
【0039】
その後、主面2bに半導体集積回路が形成された半導体チップ2を準備し、この半導体チップ2の裏面2cとリードフレーム1のタブ1bのチップ支持面1cとを接合するステップS2に示すダイボンディング(ペレットボンディングまたはチップマウントともいう)を行う。
【0040】
すなわち、リードフレーム1のタブ1bのチップ支持面1cに半導体チップ2を搭載する。
【0041】
その際、リードフレーム1のタブ1bにダイボンド材(例えば、銀ペーストや樹脂ペーストなど)を介して主面2bを上方に向けて半導体チップ2を固定する。
【0042】
続いて、図2に示すように、半導体チップ2のパッド2aとこれに対応するリード1aのボンディング面1fとをボンディング用のワイヤ4によってワイヤボンディングして接続する(ステップS3)。
【0043】
その後、ステップS4に示すモールド(ここでは、トランスファーモールド)によって半導体チップ2を樹脂封止してリードフレーム1のチップ支持面1c側に封止部3を形成する。
【0044】
その際、半導体チップ2を樹脂封止することによって本体封止部3bを形成するとともに、本体封止部3bに一体で、かつその周縁部に周縁封止部3cを形成する。
【0045】
すなわち、モールド金型のキャビティから流出した封止用樹脂の流れをダムバー1iによって阻止する(塞き止める)ことにより、図4に示すように、モールドライン1h(図3参照)となる本体封止部3bの外側に、ダムバー1iに密着した周縁封止部3cを形成する。
【0046】
また、本体封止部3bの裏面3aの周縁部には複数のリード1aの被接続面1dを露出させて配置する。
【0047】
なお、前記キャビティとQFN5とが1対1に対応した前記モールド金型を用いてモールドを行う。
【0048】
これによって、リードフレーム1上に複数の封止部3がマトリクス配置で形成される。
【0049】
その後、封止部3から突出する各リード1aおよびタブ吊りリード1eをリードフレーム1から切断分離するステップS5に示すリード切断(個片化)を行う。
【0050】
その際、図4に示す切断ライン1jにおいて、切断用パンチ7によって複数のリード1aおよびタブ吊りリード1eをリードフレーム1から切断するが、切断時には、本体封止部3bの角部に突出して配置されたタブ吊りリード1eとこれに隣接するリード1aとの間に周縁封止部3cの小片を残留させて、複数のリード1aおよびタブ吊りリード1eを切断分離する。
【0051】
なお、リード切断工程では、まず、角部の切断を行って、その後、辺の切断を行う。
【0052】
ただし、その反対に、まず、辺の切断を行い、その後、角部の切断を行ってもよい。
【0053】
ここで、図5は、本体封止部3bの角部でのタブ吊りリード1eの切断状態を示したものであり、図5(a) は、切断前、図5(b) は、切断後である。
【0054】
すなわち、図5(a),(b)に示すように、下型8の受けダイ9と上型6とによってリードフレーム1を挟持した状態で、上型6に設けられた切断用パンチ7(角部の切断用パンチ7は、ピンチカットパンチともいう)によって、タブ吊りリード1eを切断する。
【0055】
また、図6は、角部のタブ吊りリード1eにおける幅方向に対して、タブ吊りリード1eと切断用パンチ7と受けダイ9の大きさ関係を示したものであり、タブ吊りリード1eは、その根元部では幅広に形成されているため、切断後には、タブ吊りリード1eの本体封止部3bからの突出部の幅も図1に示すように幅広に形成される。
【0056】
これにより、本実施の形態のQFN5では、その4つの角部において、本体封止部3bから突出したタブ吊りリード1eが略扇形に幅広に形成され、かつタブ吊りリード1eの根元部の両側の側面が、それぞれの側面の隣のリード1aの側面と平行になるように形成されているため、本体封止部3bの4つの角部において、その両側の辺にまたがるようなコーナエッジ部に配置される樹脂の周縁封止部3cが形成されなくなる。
【0057】
したがって、本体封止部3bの角部近傍に配置される周縁封止部3cの強度を高めることができる。
【0058】
個片化によって、図1および図2に示すQFN5の完成となる(ステップS6)。
【0059】
なお、本実施の形態のQFN5の組み立てに用いられるリードフレーム1は、エッチング加工によって形成されたものであっても、また、プレス加工によって形成されたものであってもいずれでもよい。
【0060】
次に、図8に示す変形例について説明する。
【0061】
図8に示す変形例は、本体封止部3bの一辺の端に配置される端部リード1kを本体封止部3bの角部に配置し、かつ、それぞれの端部リード1kの両側の側面が、それぞれの側面の隣のリード1aの側面と平行になるように形成したものである。
【0062】
言い換えると、本体封止部3bの角部付近に配置された3本のリード1aのうち、中央のタブ吊りリード1eの両側の端部リード1kを、それぞれのリード両側の側面が、それぞれの側面の隣のリード1aの側面と平行になるように形成したものである。
【0063】
これにより、図1、図2に示すQFN5と同様に、本体封止部3bの角部において、その両側の辺にまたがるようなコーナエッジ部に配置される樹脂の周縁封止部3cが形成されなくなるため、本体封止部3bの角部近傍に配置される周縁封止部3cの強度を高めることができる。
【0064】
なお、本体封止部3bの角部付近に配置される端部リード1kは、半導体チップ2との間で信号の伝達を行う信号リードであってもよく、また、信号の伝達を行わないダミーリードなどであってもよい。
【0065】
本実施の形態のQFN5(半導体装置)およびその製造方法では、本体封止部3bの4つの角部に突出して配置されたリード1a(タブ吊りリード1e、信号リードやダミーリードなどの端部リード1kを含む)の側面が、この側面に対向する側面を有した隣のリード1aの前記側面と平行になるように形成されていることにより、角部の両側の辺にまたがるようなコーナエッジ部に配置される周縁封止部3cが形成されなくなるため、本体封止部3bの角部近傍に配置される周縁封止部3cの強度を高めることができる。
【0066】
これにより、そのリード切断工程において、切断用パンチ7によってリード1aを切断した際の角部での周縁封止部3cの小片の脱落を防止でき、レジン欠け不良の発生を低減できる。
【0067】
その結果、QFN5の歩留りの向上を図ることができる(QFN5におけるレジン欠け不良の発生率を0.5%程度減らすことができる)。
【0068】
さらに、レジン欠け不良の発生の低減により、レジン欠けポテンシャルを低減でき、その結果、レジン屑の飛散を低減できる。
【0069】
これにより、レジン屑打痕による不良の発生や、テスト工程などでのレジン屑による接続不良の低減化を図ることができ、QFN5の製造段階での歩留りの向上を図ることができる。
【0070】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【0071】
例えば、前記実施の形態では、本体封止部3bの4つ全ての角部において、そのリード1aの側面が、隣のリード1aの側面と平行になるように形成されている場合を説明したが、必ずしも4つ全ての角部のリード1aに行わなくてもよい。
【0072】
少なくとも、モールド時の樹脂ゲート箇所に対応した角部を除く他の角部に突出して配置されたリード1aの側面が、この側面に対向する側面を有する隣のリード1aの前記側面と平行になるように形成されていればよい。
【0073】
なお、前記実施の形態では、本体封止部3bの角部においてそこに配置されるリード1aの側面が、隣のリード1aの側面と平行になるように形成されている場合を説明したが、必ずしも平行にならなくてもよく、本体封止部3bの角部において少なくとも辺と角部に跨がるような周縁封止部3cが形成されていない構造であればよい。
【0074】
また、前記実施の形態では、リードフレーム1を用いて製造される半導体装置がQFN5の場合について説明したが、前記半導体装置は、樹脂モールド後にリード切断が行われて組み立てられるものであれば、QFN5以外の他の半導体装置であってもよい。
【0075】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【0076】
本体封止部の角部に突出して配置されたリードの側面が、この側面に対向するリードの側面と平行になるように形成されていることにより、角部近傍の周縁封止部の強度を高めることができ、半導体装置の歩留りの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体装置の一例であるQFNの構造を示す平面図である。
【図2】図1に示すQFNのA−A線に沿った断面の構造を示す断面図である。
【図3】図1に示すQFNの組み立てに用いられるリードフレームの構造を示す部分平面図である。
【図4】図1に示すQFNの製造におけるモールド終了後の状態の一例を示す部分平面図である。
【図5】(a),(b) は図1に示すQFNの製造において図4のB−B線に対応した箇所でのリード切断状態の一例を示す部分断面図であり、(a)は切断前、(b)は切断後である。
【図6】図4に示すC−C線に対応した箇所でのリード切断状態の一例を示す拡大部分断面図である。
【図7】図1に示すQFNの製造における組み立て手順の一例を示す製造プロセスフロー図である。
【図8】本発明の実施の形態の変形例の半導体装置の構造を示す平面図である。
【符号の説明】
1 リードフレーム
1a リード
1b タブ(チップ搭載部)
1c チップ支持面
1d 被接続面
1e タブ吊りリード
1f ボンディング面
1g スリット
1h モールドライン
1i ダムバー
1j 切断ライン
1k 端部リード
2 半導体チップ
2a パッド(表面電極)
2b 主面
2c 裏面
3 封止部
3a 裏面(半導体装置実装側の面)
3b 本体封止部
3c 周縁封止部
4 ワイヤ(導通部材)
5 QFN(半導体装置)
6 上型
7 切断用パンチ
8 下型
9 受けダイ
10 半田メッキ層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor manufacturing technique, and more particularly to a technique effective when applied to an improvement in yield of a semiconductor device assembled using a lead frame.
[0002]
[Prior art]
The technology described below has been studied by the present inventors in researching and completing the present invention, and the outline thereof is as follows.
[0003]
As a miniaturized semiconductor device, a small semiconductor package slightly larger than a semiconductor chip called QFN (Quad Flat Non-leaded Package) has been developed, and the peripheral edge of the back surface of the sealing portion formed by resin molding A plurality of leads serving as external terminals are exposed, and the semiconductor package having such a structure is called a peripheral type.
[0004]
In assembling the QFN, die bonding, wire bonding, and resin sealing are performed using a multi-leaded lead frame, and then lead cutting is performed to separate the chips.
[0005]
In QFN, the sealing portion is composed of a main body sealing portion for sealing the semiconductor chip and a peripheral sealing portion formed integrally with the peripheral portion thereof, and protrudes from the main body sealing portion when cutting the leads. The peripheral sealing portion is cut along with each lead.
[0006]
As for the structure of the QFN assembled using a lead frame, for example, Japanese Patent Laid-Open No. 10-189830 and Press Journal, Inc. issued on July 27, 1998, “Monthly Semiconductor World Special Issue '99 Semiconductor Assembly / Inspection Technology” ”, Pages 53-57.
[0007]
[Problems to be solved by the invention]
However, in the QFN of the above-described technique, when a peripheral sealing portion (resin portion having a shape that is disposed at the corner and straddles both sides) is disposed at the peripheral corner portion of the main body sealing portion, the cutting punch When the lead is cut by the above, since the strength of the peripheral edge sealing portion at the corner is weak, a small piece of resin is dropped (dropped off) by the cutting stress.
[0008]
As a result, there is a problem that a defect due to resin deficiency (hereinafter referred to as resin deficiency defect) occurs and the yield of QFN decreases.
[0009]
Further, resin scraps are generated and scattered due to lack of the resin, resulting in poor connection due to the resin scraps in a test process or the like, and as a result, a yield drop in the manufacturing process becomes a problem.
[0010]
An object of the present invention is to provide a semiconductor equipment to achieve improved yield.
[0011]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0012]
[Means for Solving the Problems]
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
[0013]
The present invention includes a method for manufacturing a semiconductor device including the following steps:
(A) preparing a lead frame including a chip mounting portion, a plurality of tab suspension leads formed integrally with the chip mounting portion, and a plurality of leads arranged around the chip mounting portion; ;
(B) After the step (a), mounting a semiconductor chip having a main surface on which a plurality of pads are formed on the chip mounting portion;
(C) a step of electrically connecting the plurality of pads and the plurality of leads via a plurality of wires after the step (b);
(D) After the step (c), the semiconductor chip and the plurality of wires are sealed with a sealing resin so that a part of each of the plurality of tab suspension leads and the plurality of leads is exposed. A step of forming a sealing portion;
(E) a step of cutting each of the plurality of tab suspension leads from the lead frame by a cutting punch after the step (d);
(F) a step of cutting each of the plurality of leads from the lead frame by a cutting punch after the step (e);
here,
The sealing portion is formed integrally with the body sealing portion for sealing the semiconductor chip and the plurality of wires, between the adjacent leads of the plurality of leads, and the A peripheral sealing portion that seals between each of the plurality of tab suspension leads and a first lead adjacent to each of the plurality of tab suspension leads of the plurality of leads;
The planar shape of the main body sealing portion is a substantially rectangular shape with chamfered corners,
Each of the plurality of tab suspension leads has one end connected to the chip mounting portion and the other end opposite to the one end.
The plurality of tab suspension leads respectively extend from the chip mounting portion toward the corner portion of the sealing portion in a plan view,
The other end of each of the plurality of tab suspension leads is located at each corner of the sealing portion,
The width of the other end of each of the plurality of tab suspension leads is formed wider than the width of the one end of each of the plurality of tab suspension leads,
Aspects of each of the other ends of said plurality of tab suspension leads, among the plurality of leads are formed so as to be aligned with the first side surface of the first lead of the adjacent opposed to the side surface,
In the step (e), the other end of the tab suspension lead and a part of the peripheral sealing portion are arranged so that the side of the cutting punch intersects the extending direction of the tab suspension lead in a plan view. Are cut by the cutting punch.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.
[0016]
1 and 2 are a plan view and a cross-sectional view showing the structure of the QFN of the present embodiment, FIG. 3 is a partial plan view showing the structure of a lead frame used for assembling the QFN shown in FIG. 1, and FIG. FIG. 5 is a partial cross-sectional view showing an example of a lead cutting state at a location corresponding to the line BB in FIG. 4. ) Is before cutting, (b) is after cutting, FIG. 6 is an enlarged partial sectional view showing a lead cutting state at a position corresponding to the CC line in FIG. 4, and FIG. 7 is an assembly procedure of the QFN shown in FIG. It is a manufacturing process flowchart which shows an example.
[0017]
The semiconductor device of the present embodiment shown in FIGS. 1 and 2 is a small mold type semiconductor package assembled using the
[0018]
Therefore, each lead 1a of the
[0019]
The detailed configuration of the
[0020]
In the
[0021]
That is, at the four corners of the
[0022]
As a result, at the corners of the main
[0023]
As a result, in the lead cutting process in assembling the
[0024]
Therefore, the yield of
[0025]
The
[0026]
As shown in FIG. 2, the
[0027]
Further, a
[0028]
The
[0029]
Further, the wire 4 that is a conductive member that connects the
[0030]
Moreover, the sealing
[0031]
Next, a method for manufacturing QFN 5 (semiconductor device) according to the present embodiment will be described with reference to a manufacturing process flowchart shown in FIG.
[0032]
First, a
[0033]
That is, the side surfaces on both sides of the root portion of the tab suspension lead 1e disposed at the corner of each lead row in the
[0034]
Therefore, in the
[0035]
In the
[0036]
In addition, the
[0037]
Accordingly, a plurality of device regions, which are package regions corresponding to one
[0038]
The
[0039]
Thereafter, a
[0040]
That is, the
[0041]
At that time, the
[0042]
Subsequently, as shown in FIG. 2, the
[0043]
Thereafter, the
[0044]
At this time, the main
[0045]
That is, by blocking (blocking) the flow of the sealing resin that has flowed out of the mold mold cavity by the dam bar 1i, as shown in FIG. 4, the main body sealing becomes the mold line 1h (see FIG. 3). A peripheral
[0046]
Further, the connected surfaces 1d of the plurality of leads 1a are exposed at the peripheral edge of the back surface 3a of the main
[0047]
In addition, it molds using the said mold metal mold | die with which the said cavity and QFN5 correspond 1: 1.
[0048]
As a result, a plurality of sealing
[0049]
After that, lead cutting (separation) shown in step S5 for cutting and separating each lead 1a and tab suspension lead 1e protruding from the sealing
[0050]
At that time, in the cutting line 1j shown in FIG. 4, the plurality of leads 1a and the tab suspension leads 1e are cut from the
[0051]
In the lead cutting step, first, the corners are cut, and then the sides are cut.
[0052]
However, on the contrary, the side may be cut first, and then the corner may be cut.
[0053]
Here, FIG. 5 shows a cut state of the tab suspension lead 1e at the corner of the main
[0054]
That is, as shown in FIGS. 5A and 5B, a cutting punch 7 (provided in the
[0055]
FIG. 6 shows the size relationship among the tab suspension lead 1e, the cutting
[0056]
As a result, in the
[0057]
Accordingly, it is possible to increase the strength of the peripheral sealing
[0058]
By dividing into pieces, the
[0059]
Note that the
[0060]
Next, a modification shown in FIG. 8 will be described.
[0061]
In the modification shown in FIG. 8, the end leads 1k arranged at one end of the main
[0062]
In other words, among the three leads 1a arranged near the corners of the main
[0063]
As a result, similarly to the
[0064]
Note that the end leads 1k arranged in the vicinity of the corners of the main
[0065]
In the QFN 5 (semiconductor device) and the manufacturing method thereof according to the present embodiment, leads 1a (tab suspension leads 1e, end leads such as signal leads and dummy leads) are arranged so as to protrude from the four corners of the main
[0066]
Thereby, in the lead cutting process, it is possible to prevent a small piece of the peripheral sealing
[0067]
As a result, the yield of
[0068]
Furthermore, by reducing the occurrence of defective resin defects, the resin defect potential can be reduced, and as a result, scattering of resin waste can be reduced.
[0069]
Thereby, generation | occurrence | production of the defect by a resin waste dent and reduction of the connection failure by the resin waste in a test process etc. can be aimed at, and the improvement in the yield in the manufacture stage of QFN5 can be aimed at.
[0070]
As mentioned above, the invention made by the present inventor has been specifically described based on the embodiments of the invention. However, the present invention is not limited to the embodiments of the invention, and various modifications can be made without departing from the scope of the invention. It goes without saying that it is possible.
[0071]
For example, in the above embodiment, the case where the side surface of the lead 1a is formed so as to be parallel to the side surface of the adjacent lead 1a in all four corners of the main
[0072]
At least the side surface of the lead 1a that protrudes from the other corners excluding the corner corresponding to the resin gate at the time of molding is parallel to the side surface of the adjacent lead 1a that has a side surface facing this side surface. What is necessary is just to be formed.
[0073]
In the above-described embodiment, the case where the side surface of the lead 1a arranged in the corner portion of the main
[0074]
In the above embodiment, the semiconductor device manufactured using the
[0075]
【The invention's effect】
Of the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
[0076]
The side surface of the lead that protrudes from the corner portion of the main body sealing portion is formed so as to be parallel to the side surface of the lead that faces this side surface, thereby increasing the strength of the peripheral sealing portion in the vicinity of the corner portion. The yield of the semiconductor device can be improved.
[Brief description of the drawings]
FIG. 1 is a plan view showing a structure of a QFN that is an example of a semiconductor device according to an embodiment of the present invention;
2 is a cross-sectional view showing a cross-sectional structure along the line AA of the QFN shown in FIG. 1. FIG.
FIG. 3 is a partial plan view showing a structure of a lead frame used for assembling the QFN shown in FIG. 1;
4 is a partial plan view showing an example of a state after completion of molding in manufacturing the QFN shown in FIG. 1; FIG.
5 (a) and 5 (b) are partial cross-sectional views showing an example of a lead cut state at a location corresponding to the line BB in FIG. 4 in the manufacture of the QFN shown in FIG. Before cutting, (b) is after cutting.
6 is an enlarged partial cross-sectional view showing an example of a lead cutting state at a location corresponding to the line CC shown in FIG. 4;
7 is a manufacturing process flow chart showing an example of an assembling procedure in manufacturing the QFN shown in FIG. 1; FIG.
FIG. 8 is a plan view showing a structure of a semiconductor device according to a modification of the embodiment of the present invention.
[Explanation of symbols]
1 Lead
1c Chip support surface 1d Connected surface 1e Tab suspension lead 1f
3b Main
5 QFN (semiconductor device)
6 Upper die 7
Claims (3)
(a)チップ搭載部と、前記チップ搭載部とそれぞれ一体に形成された複数のタブ吊りリードと、前記チップ搭載部の周囲に配置された複数のリードと、を備えたリードフレームを準備する工程;
(b)前記(a)工程の後、複数のパッドが形成された主面を有する半導体チップを、前記チップ搭載部に搭載する工程;
(c)前記(b)工程の後、前記複数のパッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程;
(d)前記(c)工程の後、前記複数のタブ吊りリードおよび前記複数のリードのそれぞれの一部が露出するように、前記半導体チップおよび前記複数のワイヤを封止用樹脂で封止し、封止部を形成する工程;
(e)前記(d)工程の後、切断用パンチによって、前記複数のタブ吊りリードのそれぞれを、前記リードフレームから切断する工程;
(f)前記(e)工程の後、切断用パンチによって、前記複数のリードのそれぞれを、前記リードフレームから切断する工程;
ここで、
前記封止部は、前記半導体チップおよび前記複数のワイヤを封止する本体封止部と、前記本体封止部と一体に形成され、前記複数のリードのうちの互いに隣り合うリード間、および前記複数のタブ吊りリードのそれぞれと前記複数のリードのうちの前記複数のタブ吊りリードのそれぞれに隣接する第1リードとの間を封止する周縁封止部とを有しており、
前記本体封止部の平面形状は、角部が面取りされた略四角形であり、
前記複数のタブ吊りリードのそれぞれは、前記チップ搭載部と繋がる一端部と、前記一端部とは反対側の他端部とを有し、
前記複数のタブ吊りリードは、平面視において前記チップ搭載部から前記封止部の前記角部に向かってそれぞれ延在しており、
前記複数のタブ吊りリードのそれぞれの前記他端部は、前記封止部の各角部に位置しており、
前記複数のタブ吊りリードのそれぞれの前記他端部の幅は、前記複数のタブ吊りリードのそれぞれの前記一端部の幅よりも太く形成され、
前記複数のタブ吊りリードのそれぞれの前記他端部における側面は、前記複数のリードのうち、前記側面に対向する隣の前記第1リードの第1側面と並ぶように形成されており、
前記(e)工程では、平面視において前記切断用パンチの辺が前記タブ吊りリードの延在方向と交差するように、前記タブ吊りリードの前記他端部と、前記周縁封止部の一部とを前記切断用パンチによって切断する。A method for manufacturing a semiconductor device comprising the following steps:
(A) preparing a lead frame including a chip mounting portion, a plurality of tab suspension leads formed integrally with the chip mounting portion, and a plurality of leads arranged around the chip mounting portion; ;
(B) After the step (a), mounting a semiconductor chip having a main surface on which a plurality of pads are formed on the chip mounting portion;
(C) a step of electrically connecting the plurality of pads and the plurality of leads via a plurality of wires after the step (b);
(D) After the step (c), the semiconductor chip and the plurality of wires are sealed with a sealing resin so that a part of each of the plurality of tab suspension leads and the plurality of leads is exposed. A step of forming a sealing portion;
(E) a step of cutting each of the plurality of tab suspension leads from the lead frame by a cutting punch after the step (d);
(F) a step of cutting each of the plurality of leads from the lead frame by a cutting punch after the step (e);
here,
The sealing portion is formed integrally with the body sealing portion for sealing the semiconductor chip and the plurality of wires, between the adjacent leads of the plurality of leads, and the A peripheral sealing portion that seals between each of the plurality of tab suspension leads and a first lead adjacent to each of the plurality of tab suspension leads of the plurality of leads;
The planar shape of the main body sealing portion is a substantially rectangular shape with chamfered corners,
Each of the plurality of tab suspension leads has one end connected to the chip mounting portion and the other end opposite to the one end.
The plurality of tab suspension leads respectively extend from the chip mounting portion toward the corner portion of the sealing portion in a plan view,
The other end of each of the plurality of tab suspension leads is located at each corner of the sealing portion,
The width of the other end of each of the plurality of tab suspension leads is formed wider than the width of the one end of each of the plurality of tab suspension leads,
Aspects of each of the other ends of said plurality of tab suspension leads, among the plurality of leads are formed so as to be aligned with the first side surface of the first lead of the adjacent opposed to the side surface,
In the step (e), the other end of the tab suspension lead and a part of the peripheral sealing portion are arranged so that the side of the cutting punch intersects the extending direction of the tab suspension lead in a plan view Are cut by the cutting punch.
前記複数のタブ吊りリードのそれぞれの前記他端部の前記幅は、前記複数のリードの幅よりも太く形成されていることを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 1,
The width of the other end of each of the plurality of tab suspension leads is formed wider than the width of the plurality of leads.
前記(e)工程では、下型の受けダイと上型とによって前記リードフレームを挟持した状態で、前記上型に設けられた前記切断用パンチによって、前記複数のタブ吊りリードのそれぞれを切断することを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device according to claim 2 ,
In the step (e), each of the plurality of tab suspension leads is cut by the cutting punch provided in the upper die while the lead frame is sandwiched between the lower die and the upper die. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001106702A JP4651218B2 (en) | 2001-04-05 | 2001-04-05 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001106702A JP4651218B2 (en) | 2001-04-05 | 2001-04-05 | Manufacturing method of semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002305267A JP2002305267A (en) | 2002-10-18 |
JP2002305267A5 JP2002305267A5 (en) | 2008-05-22 |
JP4651218B2 true JP4651218B2 (en) | 2011-03-16 |
Family
ID=18959158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001106702A Expired - Fee Related JP4651218B2 (en) | 2001-04-05 | 2001-04-05 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4651218B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11842951B2 (en) * | 2019-06-21 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device for improving heat dissipation and mounting structure thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5894209B2 (en) * | 2014-04-03 | 2016-03-23 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286378A (en) * | 1999-03-31 | 2000-10-13 | Mitsui High Tec Inc | Resin sealed semiconductor device |
-
2001
- 2001-04-05 JP JP2001106702A patent/JP4651218B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000286378A (en) * | 1999-03-31 | 2000-10-13 | Mitsui High Tec Inc | Resin sealed semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11842951B2 (en) * | 2019-06-21 | 2023-12-12 | Rohm Co., Ltd. | Semiconductor device for improving heat dissipation and mounting structure thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2002305267A (en) | 2002-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3062192B1 (en) | Lead frame and method of manufacturing resin-encapsulated semiconductor device using the same | |
JP3839321B2 (en) | Semiconductor device and manufacturing method thereof | |
US9275945B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JPH11312706A (en) | Resin encapsulating semiconductor device and its manufacture, and lead frame | |
JP2009140962A (en) | Semiconductor device and manufacturing method thereof | |
JP4146290B2 (en) | Semiconductor device | |
JP2000188366A (en) | Semiconductor device | |
JPH09312375A (en) | Lead frame, semiconductor device and manufacture thereof | |
JP2000307045A (en) | Lead frame and manufacture of resin sealed semiconductor device using it | |
KR20180077015A (en) | Semiconductor device and manufacturing method thereof | |
JP3072291B1 (en) | Lead frame, resin-encapsulated semiconductor device using the same and method of manufacturing the same | |
JP4547086B2 (en) | Semiconductor device | |
US20030102575A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
JP4651218B2 (en) | Manufacturing method of semiconductor device | |
JP3915337B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
JP3843654B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
KR20020093250A (en) | ELP type leadframe and ELP using the same | |
JP2001077275A (en) | Lead frame and manufacture of resin-sealed semiconductor device using the same | |
JP2001135767A (en) | Semiconductor device and method of manufacturing the same | |
JP4446719B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP2002057244A (en) | Semiconductor device and manufacturing method therefor | |
JP2002164496A (en) | Semiconductor device and method for manufacturing the same | |
JP3938525B2 (en) | Manufacturing method of semiconductor device | |
JP3915338B2 (en) | Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same | |
JP3891772B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101214 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |