KR100351920B1 - semiconductor device and method for fabricating the same - Google Patents
semiconductor device and method for fabricating the same Download PDFInfo
- Publication number
- KR100351920B1 KR100351920B1 KR1019990017648A KR19990017648A KR100351920B1 KR 100351920 B1 KR100351920 B1 KR 100351920B1 KR 1019990017648 A KR1019990017648 A KR 1019990017648A KR 19990017648 A KR19990017648 A KR 19990017648A KR 100351920 B1 KR100351920 B1 KR 100351920B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit film
- semiconductor chip
- circuit
- pad
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Abstract
본 발명은 기계적·전기적 신뢰성이 높으면서도 간단하게 마더보드에 실장될 수 있도록 하여, 실장 작업시의 실장 효율 및 실장 신뢰성을 향상시킬 수 있는 새로운 구조의 반도체 패키지를 제공할 수 있도록 한 것이다.The present invention provides a semiconductor package having a new structure that can be easily mounted on a motherboard while having high mechanical and electrical reliability, thereby improving mounting efficiency and mounting reliability during mounting.
이를 위해, 본 발명은 반도체 칩(1)과, 상기 반도체 칩(1)의 패드가 노출되도록 노출창(200)이 형성되고 필름 내부에는 일정 패턴의 회로배선(201)이 형성되며 상기 반도체 칩(1)의 외측으로 소정의 길이만큼 돌출되는 회로필름(2)과, 상기 회로필름(2)과 반도체 칩(1) 사이에 개재되어 상기 반도체 칩(1)과 회로필름(2)이 접착되도록 하는 접착부재(3)와, 상기 회로필름(2)의 회로배선(201)과 접속되도록 상기 회로필름(2)의 선단부에 구비되는 커넥터(4)와, 상기 회로필름(2)의 노출창(200)을 통해 반도체 칩(1)의 패드와 회로필름(2)의 회로배선(201)과를 전기적으로 연결하는 전도성 연결부재인 골드와이어(5)와, 상기 골드와이어(5)와 패드를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디(6)가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.To this end, according to the present invention, the exposure window 200 is formed to expose the semiconductor chip 1 and the pad of the semiconductor chip 1, and circuit wiring 201 having a predetermined pattern is formed inside the film. 1) interposed between the circuit film 2 and the circuit film 2 and the semiconductor chip 1 protruding by a predetermined length to the outside to bond the semiconductor chip 1 and the circuit film 2 to each other. The adhesive member 3, the connector 4 provided at the front end of the circuit film 2 so as to be connected to the circuit wiring 201 of the circuit film 2, and the exposure window 200 of the circuit film 2. The gold wire 5, which is a conductive connection member that electrically connects the pad of the semiconductor chip 1 and the circuit wiring 201 of the circuit film 2, and the gold wire 5 and the pad There is provided a semiconductor package, characterized in that an encapsulation body 6 is provided to protect it from foreign matters.
Description
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 기계적·전기적 신뢰성이 높고 실장 작업의 효율성을 향상시킨 경박단소화된 패키지 구조 및 그 제조방법을 제공하는데 그 목적이 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method for manufacturing the same, and more particularly, to provide a light and thin package structure and a method for manufacturing the same, which have high mechanical and electrical reliability and improve the efficiency of mounting work.
일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.In general, the packaging technology for integrated circuits in the semiconductor industry continues to evolve to meet the demand for miniaturization and mounting reliability.
즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.In other words, the demand for miniaturization is accelerating the development of packages close to the chip scale, and the demand for mounting reliability emphasizes the importance of package manufacturing technology that can improve the efficiency of mounting work and the mechanical and electrical reliability after mounting. I'm making it.
도 1은 패키징시 리드프레임이 사용되는 종래의 홀삽입 실장형 반도체 패키지의 일예를 나타낸 종단면도로서, 다이패드(10)와, 상기 다이패드(10) 상면에 부착되는 반도체 칩(1)과, 상기 다이패드(10) 주위에 위치하는 인너리드(11)와, 상기 인너리드(11)에 연결되며 수지 봉지시 외부로 노출되어 외부접속단자 역할을 하는 아웃터리드(12)와, 상기 반도체 칩(1)의 본딩패드와 인너리드(11)를 전기적으로 연결하는 골드와이어(5)와, 상기 아웃터리드(12)를 제외한 전체 구조를 감싸는 몰드바디(13)로 구성된다.1 is a longitudinal sectional view showing an example of a conventional hole-mounting semiconductor package in which a lead frame is used for packaging, and includes a die pad 10, a semiconductor chip 1 attached to an upper surface of the die pad 10, and An inner lead 11 positioned around the die pad 10, an outer lead 12 connected to the inner lead 11 and exposed to the outside when the resin is encapsulated to serve as an external connection terminal, and the semiconductor chip ( It consists of a gold wire (5) for electrically connecting the bonding pad and the inner lead 11 of 1), and a mold body (13) surrounding the entire structure except for the outer lead (12).
이 때, 전술한 유형의 반도체 패키지는 아웃터리드(12)가 마더보드(8)에 형성된 관통홀(hole)에 삽입된 상태에서 실장되므로 홀 삽입 실장형 패키지라고 한다.At this time, the semiconductor package of the above-described type is called a hole insertion package because it is mounted in a state where the outlet 12 is inserted into a through hole formed in the motherboard 8.
한편, 도 2에 나타낸 바와 같이 아웃터리드의 형태적 특징에 의해 홀에 삽입되지 않고 마더보드(8)의 표면에 실장되는 패키지는 표면 실장형 패키지라고 한다.On the other hand, as shown in Fig. 2, the package which is mounted on the surface of the motherboard 8 without being inserted into the hole due to the shape characteristic of the outward is called a surface mount package.
상기와 같이 리드프레임이 사용되는 반도체 패키지의 일반적인 패키징 공정 개요에 대해 설명하면 다음과 같다.An outline of a general packaging process of a semiconductor package using a lead frame as described above is as follows.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일 칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.First, the wafer on which the electrical circuit is formed is separated into each single chip, and Si (silicon) has a Mohs hardness of 7 and is hard and brittle, so that a material for cutting is placed in a line to be separated in advance in manufacturing the wafer. In many cases, a break stress is applied along this separation line to break and separate.
또한, 분리된 각각의 반도체 칩은 리드프레임의 칩부착부인 다이패드(10)에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.In addition, each separated semiconductor chip is bonded to the die pad 10, which is a chip attaching part of the lead frame, and the bonding method is Au-Si process, soldering method, resin bonding method and the like. The appropriate method is selected and used accordingly.
한편, 전술한 바와 같이 반도체 칩(1)을 리드프레임의 다이패드(10)에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는 일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로 하는 경우가 있기 때문이다.On the other hand, as described above, the purpose of bonding the semiconductor chip 1 to the die pad 10 of the lead frame is not only to be mounted on a substrate after assembly is completed, but also to serve as an electrical input / output terminal or earth. This is because the heat dissipation path of heat generated during the operation may also be required.
상기한 바와 같이 반도체 칩(1)을 본딩한 후에는 칩의 본딩패드와 리드프레임의 인너리드(11)를 골드와이어(5)로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 금선을 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.As described above, after bonding the semiconductor chip 1, the bonding pad of the chip and the inner lead 11 of the lead frame are connected by bonding the gold wire 5, and in the case of a plastic encapsulation package by a wire bonding method. As a result, a thermocompression method using a gold wire or a method using a thermocompression method and an ultrasonic method is mainly used.
또한, 와이어 본딩에 의해 칩(1)과 인너리드(11)가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하는 몰딩공정이 수행되는데, 몰딩 공정에 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 이에 따라 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.In addition, after the chip 1 and the inner lead 11 are electrically connected by wire bonding, a molding process of molding and sealing the chip using a high purity epoxy resin is performed, and the epoxy resin used in the molding process is an integrated circuit. This is an important factor in determining the reliability of the resin. Accordingly, improvements such as high purity of the resin and low stress to reduce the stress applied to the integrated circuit during molding are being promoted.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃리드(out lead)를 소정의 형상으로 절단(Trimming)하고 성형(Forming)하는 공정이 행해지며, 아웃터리드(12)에는 실장접합성(납땜성)을 향상시키기 위해도금이나 납딥(dip)이 처리된다.After the above process is completed, a process of trimming and forming an out lead into a predetermined shape is performed to mount the IC package on a socket or a substrate. Plating or lead dip are treated in order to improve the mountability (solderability).
한편, 도 3은 패키징시 회로필름(circuit flim)이 사용되는 종래 반도체 패키지의 다른 예를 나타낸 부분 절개 사시도로서, 센터패드(100) 타입의 반도체 칩(1)과, 상기 반도체 칩(1) 상면에 부착되는 접착부재(3)와, 상기 반도체 칩(1)이 노출되도록 노출창(200)(window)이 형성되고 필름 내부에 회로배선(201)이 형성되어 상기 반도체 칩(1) 상면의 접착부재 위로 부착되는 회로필름(2)과, 상기 회로필름(2)의 노출창(200)을 통해 반도체 칩(1)의 센터패드(100)와 회로필름(2)의 회로배선(201)을 연결하는 골드와이어(5)와, 상기 골드와이어(5)와 센터패드(100)를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디(6)와, 상기 반도체 칩(1)과 외부단자와의 전기적 접속을 위해 회로필름(2) 표면에 형성되는 솔더볼(14)로 구성된다.3 is a partial cutaway perspective view showing another example of a conventional semiconductor package in which a circuit film (circuit flim) is used for packaging, and includes a center pad 100 type semiconductor chip 1 and an upper surface of the semiconductor chip 1. The adhesive member 3 attached to the upper surface of the semiconductor chip 1 is formed by exposing the exposure window 200 and the circuit wiring 201 to expose the semiconductor chip 1. The circuit pad 2 attached to the member and the center pad 100 of the semiconductor chip 1 and the circuit wiring 201 of the circuit film 2 are connected through the exposed window 200 of the circuit film 2. Gold wire (5), the encapsulation body (6) surrounding the gold wire (5) and the center pad 100 so as to protect from external foreign matters, and the electrical connection between the semiconductor chip (1) and the external terminal It consists of solder balls 14 formed on the surface of the circuit film 2 for connection.
이 때, 상기 회로필름(2)은 상·하부의 절연층 사이에 도 4에 나타낸 바와 같이 소정의 패턴으로 회로배선(201)이 형성되고 및 핑거부(202) 및 솔더볼 부착 위치가 노출되도록 형성된다.At this time, the circuit film 2 is formed such that the circuit wiring 201 is formed in a predetermined pattern between the upper and lower insulating layers, and the finger portion 202 and the solder ball attachment position are exposed. do.
이와 같이 구성된 반도체 패키지는 칩 스케일로서, 일반적으로 다음과 같은 순서로 패키징된다.The semiconductor package configured as described above is chip scale, and is generally packaged in the following order.
먼저, 도 4에 도시한 바와 같이 일정한 패턴의 회로배선(201)이 형성된 회로필름(2)을 캐리어 프레임(도시는 생략함)상에 부착한 상태에서, 양면접착성을 갖는 접착부재(3)를 회로필름(2) 뒷면에 부착한다.First, as shown in FIG. 4, the adhesive member 3 having double-sided adhesiveness in a state in which the circuit film 2 on which the circuit wiring 201 of a predetermined pattern is formed is attached on a carrier frame (not shown). To the back of the circuit film (2).
여기서, 상기 캐리어 프레임은 유연(flexible)재질의 회로필름(2)의 유동 및휨현상(warpage)이 방지되도록 하기 위한 일종의 치구이다.Here, the carrier frame is a kind of jig for preventing the flow and warpage of the circuit film 2 of the flexible material (flexible).
그 후, 접착부재(3)가 부착된 회로필름(2)의 소정영역을 펀치를 이용하여 천공하므로써 회로필름(2)상의 일정영역을 제거하여 노출창(200)을 형성한다.Thereafter, a predetermined area of the circuit film 2 to which the adhesive member 3 is attached is drilled using a punch to remove a predetermined area on the circuit film 2 to form an exposed window 200.
이어, 상기와 같이 된 상태에서 각각의 노출창(200)을 통해 센터패드(100)가 노출되도록 접착부재(3)에 반도체 칩(1)을 부착한 후에, 노출창(200)을 통해 반도체 칩(1)의 센터패드(100)와 회로필름(2) 상면으로 노출되는 회로배선(201)의 핑거부(202)를 연결하는 와이어 본딩을 행하게 된다.Subsequently, after attaching the semiconductor chip 1 to the adhesive member 3 so that the center pad 100 is exposed through each exposure window 200 in the above-described state, the semiconductor chip is exposed through the exposure window 200. The wire bonding is performed between the center pad 100 of (1) and the finger portion 202 of the circuit wiring 201 exposed to the upper surface of the circuit film 2.
그리고, 와이어 본딩 후에는 반도체 칩(1)의 센터패드(100)와 회로필름(2) 상면의 핑거 및, 와이어를 외부로부터 보호되도록 봉지재를 이용하여 감싸는 엔캡슐레이팅(encapsulating)을 행하게 된다.After wire bonding, encapsulating the center pad 100 of the semiconductor chip 1 and the fingers of the upper surface of the circuit film 2 and encapsulating the wire using an encapsulant to protect the wire from the outside.
이어, 상기 회로필름(2)의 솔더볼 부착 위치에 솔더볼(14)을 부착한 후, 마킹 및 인스펙션(inspection)을 거쳐 패키지 단품의 제조를 완료하게 된다.Subsequently, after the solder ball 14 is attached to the solder ball attaching position of the circuit film 2, the manufacturing of the package unit is completed through marking and inspection.
그러나, 상기한 유형의 종래 반도체 패키지들은 공(共)히 실장 작업에 있어, 반드시 솔더링이 수반되어야 하므로 인해 실장 작업의 효율성이 저하되는 등의 문제점이 있었다.However, the above-mentioned conventional semiconductor packages have problems such as deterioration in efficiency of the mounting operation because the soldering must be accompanied in the mounting operation.
즉, 리드프레임을 이용한 패키지의 경우에는 반도체 패키지를 마더보드 표면에 실장하거나, 마더보드에 형성된 홀에 삽입 실장하게 되는데, 두 경우 모두 납땜 과정이 반드시 수반된다.That is, in the case of a package using a lead frame, the semiconductor package is mounted on the motherboard surface or inserted into a hole formed in the motherboard. In both cases, the soldering process is necessarily accompanied.
이에 따라, 납땜시 발생하는 고열에 의해 반도체 칩에 악영향이 미칠 수 있으며, 솔더링 불량시 재작업이 곤란하게 되는 등 실장 작업의 효율성이 저하되는문제점이 있었다.Accordingly, there is a problem in that the high heat generated during soldering may adversely affect the semiconductor chip, and the efficiency of the mounting work is deteriorated, such as difficulty in reworking when soldering is poor.
한편, 종래의 BGA(Ball Grid Array) 패키지 또는 CSP 역시, 표면 실장을 해야 하므로 납땜시 발생하는 고열에 의해 반도체 칩에 악영향이 미칠 수 있으며, 솔더링 불량시 재작업이 곤란하게 되는 등 실장 작업의 효율성이 저하되는 문제점이 있었다.Meanwhile, the conventional BGA (Ball Grid Array) package or CSP also has to be surface-mounted, which may adversely affect the semiconductor chip due to high heat generated during soldering, and it is difficult to rework in case of poor soldering. There was a problem of this deterioration.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 기계적·전기적 신뢰성이 높으면서도 간단하게 마더보드에 실장될 수 있도록 하여, 반도체 패키지의 실장작업시의 실장 효율 및 실장 신뢰성을 향상시킬 수 있는 새로운 구조의 반도체 패키지 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the above-mentioned problems, it is possible to be easily mounted on the motherboard while high mechanical and electrical reliability, a new structure that can improve the mounting efficiency and mounting reliability during mounting work of the semiconductor package Its purpose is to provide a semiconductor package and a method of manufacturing the same.
도 1은 리드프레임을 사용하여 패키징을 행하는 종래 반도체 패키지 구조 및 실장예를 나타낸 종단면도1 is a vertical cross-sectional view showing a structure and a mounting example of a conventional semiconductor package for packaging using a lead frame;
도 2는 리드프레임을 사용하여 패키징을 행하는 종래 반도체 패키지의 다른구조 및 실장예를 나타낸 종단면도2 is a longitudinal cross-sectional view showing another structure and mounting example of a conventional semiconductor package for packaging using a lead frame;
도 3은 종래 반도체 패키지의 또 다른 예를 나타낸 것으로서, 패키징시 회로필름이 사용되는 반도체 패키지를 나타낸 부분 절개 사시도Figure 3 shows another example of a conventional semiconductor package, a perspective view of a partially cut away showing a semiconductor package in which a circuit film is used during packaging
도 4는 도 3의 반도체 패키지 제조에 사용되는 회로필름 구성을 나타낸 평면도FIG. 4 is a plan view illustrating a circuit film configuration used for manufacturing the semiconductor package of FIG. 3. FIG.
도 5a 및 도 5b는 본 발명에 따른 반도체 패키지의 제1실시예를 나타낸 종단면도로서,5A and 5B are longitudinal cross-sectional views illustrating a first embodiment of a semiconductor package according to the present invention;
도 5a는 센터패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도5A is a longitudinal cross-sectional view illustrating a semiconductor package to which a center pad type chip is applied;
도 5b는 에지패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도5B is a longitudinal sectional view showing a semiconductor package to which an edge pad type chip is applied.
도 6a는 도 5a의 부분절개 사시도FIG. 6A is a partial cutaway perspective view of FIG. 5A
도 6b는 도 5b의 부분절개 사시도FIG. 6B is a partial cutaway perspective view of FIG. 5B
도 7a 내지 도 7c는 도 5a의 반도체 패키지가 마더보드에 실장되는 유형을나타낸 종단면도7A through 7C are longitudinal cross-sectional views illustrating types of the semiconductor package of FIG. 5A mounted on a motherboard.
도 8a 및 도 8c는 도 5b의 반도체 패키지가 마더보드에 실장되는 유형을 나타낸 종단면도8A and 8C are longitudinal cross-sectional views illustrating a type in which the semiconductor package of FIG. 5B is mounted on a motherboard.
도 9a 및 도 9b는 본 발명에 따른 반도체 패키지의 제2실시예를 나타낸 종단면도로서,9A and 9B are longitudinal cross-sectional views illustrating a second embodiment of a semiconductor package according to the present invention;
도 9a는 센터패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도9A is a longitudinal sectional view showing a semiconductor package to which a center pad type chip is applied;
도 9b는 에지패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도9B is a longitudinal sectional view showing a semiconductor package to which an edge pad type chip is applied.
도 10a는 도 9a의 평면도10A is a top view of FIG. 9A
도 10b는 도 9b의 평면도FIG. 10B is a top view of FIG. 9B
도 11a는 도 9a를 Ⅰ-Ⅰ선을 따라 절개하여 나타낸 횡단면도FIG. 11A is a cross-sectional view of FIG. 9A taken along the line II of FIG.
도 11b는 도 9b를 Ⅱ-Ⅱ선을 따라 절개하여 나타낸 횡단면도FIG. 11B is a cross-sectional view of FIG. 9B taken along the line II-II.
도 12a는 도 9a의 반도체 패키지가 마더보드에 실장되는 모습을 나타낸 종면도FIG. 12A is a longitudinal sectional view showing the semiconductor package of FIG. 9A mounted on a motherboard; FIG.
도 12b는 도 9b의 반도체 패키지가 마더보드에 실장되는 모습을 나타낸 종단면도FIG. 12B is a longitudinal cross-sectional view illustrating a semiconductor package of FIG. 9B mounted on a motherboard; FIG.
도 13a 및 도 13b는 본 발명의 제3실시예에 따른 반도체 패키지를 나타낸 종단면도로서,13A and 13B are longitudinal cross-sectional views illustrating a semiconductor package in accordance with a third embodiment of the present invention.
도 13a는 센터패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도13A is a longitudinal sectional view showing a semiconductor package to which a center pad type chip is applied;
도 13b는 에지패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도13B is a longitudinal sectional view showing a semiconductor package to which an edge pad type chip is applied.
도 14a는 도 13a의 평면도14A is a top view of FIG. 13A
도 14b는 도 13b의 평면도FIG. 14B is a top view of FIG. 13B
도 15a 내지 도 15c는 도 13a의 반도체 패키지가 마더보드에 실장되는 유형을 나타낸 종단면도15A to 15C are longitudinal cross-sectional views illustrating a type in which the semiconductor package of FIG. 13A is mounted on a motherboard.
도 16a 내지 도 16c는 도 13b의 반도체 패키지가 마더보드에 실장되는 유형을 나타낸 종단면도16A to 16C are longitudinal cross-sectional views illustrating a type in which the semiconductor package of FIG. 13B is mounted on a motherboard.
도 17a 및 도 17b는 본 발명의 제4실시예에 따른 반도체 패키지를 나타낸 종단면도로서,17A and 17B are longitudinal cross-sectional views illustrating a semiconductor package in accordance with a fourth embodiment of the present invention.
도 17a는 센터패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도17A is a longitudinal sectional view showing a semiconductor package to which a center pad type chip is applied;
도 17b는 에지패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도17B is a longitudinal sectional view showing a semiconductor package to which an edge pad type chip is applied.
도 18a는 도 17a의 평면도18A is a top view of FIG. 17A
도 18b는 도 17b의 평면도FIG. 18B is a top view of FIG. 17B
도 19a는 도 17a의 반도체 패키지가 마더보드에 실장되는 모습을 나타낸 종단면도19A is a longitudinal cross-sectional view illustrating a semiconductor package of FIG. 17A mounted on a motherboard;
도 19b는 도 17b의 반도체 패키지가 마더보드에 실장되는 모습을 나타낸 종단면도FIG. 19B is a longitudinal cross-sectional view illustrating a semiconductor package of FIG. 17B mounted on a motherboard; FIG.
도 20a 및 도 20b는 본 발명의 제5실시예에 따른 반도체 패키지를 나타낸 평면도로서,20A and 20B are plan views illustrating a semiconductor package according to a fifth embodiment of the present invention.
도 20a는 커넥터가 구비된 타입의 패키지를 나타낸 평면도20A is a plan view showing a package of a type equipped with a connector
도 20b는 인서트 팁이 구비된 타입의 패키지를 나타낸 평면도20b shows a plan view of a package of the type with an insert tip
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1:반도체 칩 100:센터패드1: Semiconductor chip 100: Center pad
101:에지패드 2:회로필름101: Edge pad 2: Circuit film
200:노출창 201:회로배선200: exposure window 201: circuit wiring
202:핑거부 3:접착부재202: finger 3: adhesive member
4:커넥터 400:커넥터핀4: Connector 400: Connector Pins
5:골드와이어 6:봉지바디5: gold wire 6: bag body
7:인서트 팁 700:Cu패턴7: Insert tip 700: Cu pattern
8:마더보드 800:콘택트8: Motherboard 800: Contact
801:소켓부 10:다이패드801: socket part 10: die pad
11:인너리드 12:아웃터리드11: Inner Lead 12: Outdoor
13:몰드바디 14:솔더볼13: Mold body 14: Solder ball
상기한 목적을 달성하기 위한 본 발명의 제1형태에 따르면, 반도체 칩과, 상기 반도체 칩의 패드가 노출되도록 노출창이 형성되고 필름 내부에는 일정 패턴의 회로배선이 형성되며 상기 반도체 칩의 외측으로 소정의 길이만큼 돌출되는 회로필름과, 상기 회로필름의 절연면과 반도체 칩의 상면 사이에 개재되어 상기 반도체 칩과 회로필름이 접착되도록 하는 접착부재와, 상기 회로필름의 회로배선과 접속되도록 상기 회로필름의 선단부에 구비되는 커넥터와, 상기 회로필름의 노출창을 통해 반도체 칩의 패드와 회로필름의 회로배선과를 전기적으로 연결하는 골드와이어와, 상기 골드와이어와 패드를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.According to a first aspect of the present invention for achieving the above object, an exposure window is formed to expose a semiconductor chip and a pad of the semiconductor chip, and a circuit pattern of a predetermined pattern is formed inside the film, and predetermined outside of the semiconductor chip. A circuit film protruding by the length of the circuit, an adhesive member interposed between the insulating surface of the circuit film and an upper surface of the semiconductor chip, and the circuit film to be connected to the circuit wiring of the circuit film; A connector provided at the front end of the circuit board, a gold wire electrically connecting the pad of the semiconductor chip and the circuit wiring of the circuit film through an exposed window of the circuit film, and the gold wire and the pad can be protected from foreign matters. There is provided a semiconductor package, characterized in that an encapsulation body is provided.
상기한 목적을 달성하기 위한 본 발명의 제2형태에 따르면, 반도체 칩과, 상기 반도체 칩의 패드가 노출되도록 노출창이 형성되고 필름 내부에는 일정 패턴의 회로배선이 형성되며 상기 반도체 칩의 가장자리 일측으로 소정의 길이만큼 돌출되는 회로필름과, 상기 회로필름과 반도체 칩 사이에 개재되어 상기 반도체 칩과 회로필름이 접착되도록 하는 접착부재와, 상기 회로필름의 회로배선과 접속되도록 상기 회로필름의 선단부에 구비되는 커넥터와, 상기 회로필름의 노출창을 통해 반도체 칩의 패드와 회로필름의 회로배선과를 전기적으로 연결하는 골드와이어와, 상기 골드와이어와 패드를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.According to a second aspect of the present invention for achieving the above object, an exposed window is formed to expose a semiconductor chip and a pad of the semiconductor chip, and a circuit pattern of a predetermined pattern is formed inside the film, and to one side of the edge of the semiconductor chip. A circuit film protruding by a predetermined length, an adhesive member interposed between the circuit film and the semiconductor chip to bond the semiconductor chip and the circuit film, and a tip portion of the circuit film connected to the circuit wiring of the circuit film. A gold wire that electrically connects the pad of the semiconductor chip and the circuit wiring of the circuit film through an exposed window of the circuit film, and an encapsulation body to protect the gold wire and the pad from external foreign substances. There is provided a semiconductor package, characterized in that provided.
한편, 상기한 목적을 달성하기 위한 본 발명의 제3형태에 따르면, 반도체 칩과, 상기 반도체 칩의 패드가 노출되도록 노출창이 형성되고 필름 내부에는 일정 패턴의 회로배선이 형성되며 상기 반도체 칩의 외측으로 소정의 길이만큼 돌출되는 회로필름과, 상기 회로필름과 반도체 칩 사이에 개재(介在)되어 상기 반도체 칩과 회로필름이 접착되도록 하는 접착부재와, 상기 회로필름의 회로배선과 접속되도록 상기 회로필름의 선단부에 구비되는 인서트 팁(insert tip)과, 상기 회로필름의 노출창을 통해 반도체 칩의 패드와 회로필름의 회로배선과를 전기적으로 연결하는 골드와이어와, 상기 골드와이어 및 반도체 칩의 패드를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.On the other hand, according to the third aspect of the present invention for achieving the above object, an exposed window is formed so that the semiconductor chip and the pad of the semiconductor chip is exposed, the circuit wiring of a predetermined pattern is formed inside the film and the outside of the semiconductor chip A circuit film protruding by a predetermined length, an adhesive member interposed between the circuit film and the semiconductor chip to bond the semiconductor chip and the circuit film, and the circuit film to be connected to the circuit wiring of the circuit film. An insert tip provided at a distal end of the chip, a gold wire electrically connecting the pad of the semiconductor chip and the circuit wiring of the circuit film through an exposed window of the circuit film, and the gold wire and the pad of the semiconductor chip. Provided is a semiconductor package characterized in that an encapsulation body is provided to protect it from external foreign matters.
상기한 목적을 달성하기 위한 본 발명의 제4형태에 따르면, 반도체 칩과, 상기 반도체 칩의 패드가 노출되도록 노출창이 형성되고 필름 내부에는 일정 패턴의 회로배선이 형성되며 상기 반도체 칩의 가장자리 일측으로 소정의 길이만큼 돌출되는 회로필름과, 상기 회로필름과 반도체 칩 사이에 개재되어 상기 반도체 칩과 회로필름이 접착되도록 하는 접착부재와, 상기 회로필름의 회로배선과 접속되도록 상기 회로필름의 선단부에 구비되는 인서트 팁과, 상기 회로필름의 노출창을 통해 반도체 칩의 패드와 회로필름의 회로배선과를 전기적으로 연결하는 골드와이어와, 상기 골드와이어와 패드를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.According to a fourth aspect of the present invention for achieving the above object, an exposed window is formed to expose a semiconductor chip and a pad of the semiconductor chip, and a circuit pattern of a predetermined pattern is formed inside the film, and to one side of an edge of the semiconductor chip. A circuit film protruding by a predetermined length, an adhesive member interposed between the circuit film and the semiconductor chip to bond the semiconductor chip and the circuit film, and a tip portion of the circuit film connected to the circuit wiring of the circuit film. The insert tip, the gold wire electrically connecting the pad of the semiconductor chip and the circuit wiring of the circuit film through the exposed window of the circuit film, and the encapsulation bag to protect the gold wire and the pad from external foreign substances, etc. There is provided a semiconductor package characterized in that the body is provided.
한편, 상기한 목적을 달성하기 위한 본 발명의 제5형태에 따르면, 반도체 칩과, 상기 반도체 칩의 패드가 노출되도록 노출창이 형성되고 내부에 회로배선이 형성되며 상기 반도체 칩 외측으로 소정의 길이만큼 돌출되며 선단부로 갈수록 그 폭이 넓어지는 회로필름과, 상기 회로필름과 반도체 칩 사이에 개재되어 상기 반도체 칩과 회로필름이 접착되도록 하는 접착부재와, 상기 회로필름의 회로배선과 접속되도록 상기 회로필름의 선단부에 구비되는 인서트 팁과, 상기 회로필름의 노출창을 통해 반도체 칩의 패드와 회로필름의 회로배선과를 전기적으로 연결하는 골드와이어와, 상기 골드와이어와 패드를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디가 구비됨을 특징으로 하는 반도체 패키지가 제공된다.Meanwhile, according to a fifth aspect of the present invention for achieving the above object, an exposed window is formed to expose a semiconductor chip and a pad of the semiconductor chip, a circuit wiring is formed therein, and a predetermined length outside the semiconductor chip. A circuit film which protrudes and becomes wider toward the tip, an adhesive member interposed between the circuit film and the semiconductor chip to bond the semiconductor chip and the circuit film, and the circuit film to be connected to the circuit wiring of the circuit film. An insert tip provided at the front end of the circuit board, a gold wire electrically connecting the pad of the semiconductor chip and the circuit wiring of the circuit film through an exposed window of the circuit film, and the gold wire and the pad to be protected from foreign matters. There is provided a semiconductor package, characterized in that an encapsulation body is provided so as to be wrapped.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 본 발명은 반도체 칩 상면에 양면접착성을 갖는 접착부재를 부착하는 단계와, 상기 반도체 칩의 패드가 노출되도록 노출창이 형성됨과 더불어 상기 반도체 칩 외측으로 돌출되는 길이를 갖는 회로필름을 접착부재 상면에 부착하는 단계와, 상기 회로필름의 노출창을 통해 반도체 칩의 패드와 회로배선의 핑거부를 전기적으로 연결하는 와이어 본딩을 행하는 단계와, 상기 반도체 칩의 패드와 와이어 그리고 핑거부를 봉지제로 감싸는 엔캡슐레이팅을 수행하는 단계와, 상기 회로필름 선단부에 커넥터핀이 구비된 커넥터를 조인팅하거나 또는 Cu패턴이 형성된 인서트 팁을 회로필름 선단부에 삽입하는 단계를 순차적으로 수행하여서 됨을 특징으로 하는 반도체 패키지 제조방법이 제공된다.On the other hand, according to another aspect of the present invention for achieving the above object, the present invention comprises the step of attaching an adhesive member having a double-sided adhesive property on the upper surface of the semiconductor chip, and the exposure window is formed so that the pad of the semiconductor chip is exposed Attaching a circuit film having a length protruding to the outside of the semiconductor chip to an upper surface of an adhesive member, and wire bonding electrically connecting the pad of the semiconductor chip and the finger portion of the circuit wiring through an exposed window of the circuit film; Encapsulating the pad, the wire, and the finger portion of the semiconductor chip with an encapsulant; and joining a connector including a connector pin to a tip of the circuit film, or inserting an insert tip having a Cu pattern into a tip of the circuit film. Provided is a method for manufacturing a semiconductor package, characterized in that the step of inserting sequentially The.
이하, 본 발명의 실시예들을 첨부도면 도 5a 내지 도 20b를 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 5A to 20B.
먼저, 도 5a 내지 도 8c를 참조하여 제1실시예에 따른 반도체 패키지에 대해 설명하면 다음과 같다.First, the semiconductor package according to the first embodiment will be described with reference to FIGS. 5A to 8C.
도 5a 및 도 5b는 본 발명에 따른 반도체 패키지의 제1실시예를 나타낸 종단면도로서, 도 5a는 센터패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도이고, 도 5b는 에지패드 타입의 칩이 적용된 반도체 패키지를 나타낸 종단면도이며, 도 6a는 도 5a의 부분절개 사시도이고, 도 6b는 도 5b의 부분절개 사시도이다.5A and 5B are longitudinal cross-sectional views showing a first embodiment of a semiconductor package according to the present invention. FIG. 5A is a longitudinal cross-sectional view showing a semiconductor package to which a center pad type chip is applied, and FIG. 5B is an edge pad type chip. 6A is a partial cutaway perspective view of FIG. 5A, and FIG. 6B is a partially cutaway perspective view of FIG. 5B.
본 발명의 제1실시예에 따른 반도체 패키지는 센터패드(100) 또는 에지패드(101)를 구비한 반도체 칩(1)과, 상기 반도체 칩(1)의 패드가 노출되도록 노출창(200)이 형성되고 내부에 회로배선(201)이 형성되며 상기 반도체 칩(1)의 외측으로 소정의 길이만큼 돌출되는 회로필름(2)과, 상기 회로필름(2)과 반도체 칩(1)의 상면 사이에 개재되어 상기 반도체 칩(1)과 회로필름(2)이 접착되도록 하는 접착부재(3)와, 상기 회로필름(2)의 회로배선(201)과 접속되도록 상기 회로필름(2)의 선단부에 구비되는 커넥터(connector)(4)와, 상기 회로필름(2)의 노출창(200)을 통해 반도체 칩(1)의 패드와 회로필름(2)의 회로배선(201)과를 전기적으로 연결하는 골드와이어(5)와, 상기 골드와이어(5)와 패드를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디(6)가 구비되어 구성된다.In the semiconductor package according to the first embodiment of the present invention, the semiconductor chip 1 having the center pad 100 or the edge pad 101 and the exposure window 200 are exposed to expose the pad of the semiconductor chip 1. And a circuit wiring 201 formed therein and protruding outwardly of the semiconductor chip 1 by a predetermined length, between the circuit film 2 and an upper surface of the semiconductor chip 1. An adhesive member 3 interposed therebetween to bond the semiconductor chip 1 and the circuit film 2 to each other, and a tip portion of the circuit film 2 connected to the circuit wiring 201 of the circuit film 2. Gold to electrically connect the pad of the semiconductor chip 1 and the circuit wiring 201 of the circuit film 2 through the connector 4 and the exposed window 200 of the circuit film 2. The wire 5, and the encapsulation body 6 is provided to surround the gold wire 5 and the pad so as to protect from foreign matters.
이와 같이 구성된 본 발명의 제1실시예의 반도체 패키지에 대한 패키징과정을 첨부도면을 참조하여 설명하면 후술하는 바와 같다.The packaging process for the semiconductor package according to the first embodiment of the present invention configured as described above will be described below with reference to the accompanying drawings.
먼저, 반도체 칩(1) 상면에 양면접착성을 갖는 접착부재(3)를 부착한다.First, the adhesive member 3 having double-sided adhesiveness is attached to the upper surface of the semiconductor chip 1.
그 후, 상기 접착부재(3) 상면에 반도체 칩(1)의 패드가 노출되도록 노출창(200)이 형성된 회로필름(2)을 부착하게 된다.Thereafter, the circuit film 2 having the exposed window 200 is attached to the upper surface of the adhesive member 3 to expose the pad of the semiconductor chip 1.
이 때, 센터패드(100)가 구비된 타입의 칩일 경우에는 도 5a에 도시된 바와 같은 형태를 이루도록 회로필름(2)상에 노출창(200)이 형성되고, 에지패드(101)가 구비된 타입의 칩의 경우에는 도 5b에 도시된 바와 같은 형태를 이루도록 회로필름(2)상에 노출창(200)이 형성된다.In this case, in the case of a chip of the type provided with the center pad 100, an exposed window 200 is formed on the circuit film 2 to form a shape as shown in FIG. 5A, and the edge pad 101 is provided. In the case of a chip of the type, an exposure window 200 is formed on the circuit film 2 so as to have a shape as shown in FIG. 5B.
또한, 상기 회로필름(2)은 가로방향 길이가 반도체 칩(1)의 폭(도 5a 및 도 5b의 "W")보다 더 큰 치수를 가지도록 형성되므로 반도체 칩(1) 양측으로 돌출된다.In addition, the circuit film 2 protrudes to both sides of the semiconductor chip 1 because the horizontal length thereof is formed to have a dimension larger than the width of the semiconductor chip 1 ("W" in FIGS. 5A and 5B).
한편, 상기와 같이 접착부재(3)를 매개(媒介)로 반도체 칩(1) 상면에 회로필름(2)을 부착한 후에는, 회로필름(2)의 노출창(200)을 통해 반도체 칩(1)의 패드(도 5a에서는 센터패드, 도 5b에서는 에지패드)와 회로배선(201)의 핑거부(202)를전기적으로 연결하는 와이어 본딩을 행하게 된다.On the other hand, after attaching the circuit film 2 to the upper surface of the semiconductor chip 1 through the adhesive member 3 as described above, through the exposed window 200 of the circuit film 2 through the semiconductor chip ( Wire bonding is performed to electrically connect the pad of 1) (a center pad in FIG. 5A and an edge pad in FIG. 5B) and the finger portion 202 of the circuit wiring 201.
그 후, 상기 반도체 칩(1)의 패드와 와이어, 그리고 핑거부(202)를 봉지제로 감싸는 엔캡슐레이팅을 수행하게 된다.Thereafter, encapsulation is performed to surround the pad, the wire, and the finger portion 202 of the semiconductor chip 1 with an encapsulant.
이어, 엔캡슐레이팅이 수행된 후에는 회로필름(2) 선단부에 커넥터(4)를 조인팅시켜 상기 회로필름(2)내의 각 배선과 커넥터(4)의 핀(400)이 연결되도록 하므로써 패키지의 제조를 완료한다.Subsequently, after encapsulation is performed, the connector 4 is joined to the distal end of the circuit film 2 so that each wire in the circuit film 2 is connected to the pin 400 of the connector 4. Complete the manufacture.
이 때, 상기에서 회로필름(2)과 커넥터(4)간의 조인팅은 엔캡슐레이팅전에 행하여져도 무방하며, 회로필름(2)이 반도체 칩(1) 상면에 부착된 접착부재(3) 상면에 부착되기 전에 미리 회로필름(2)상에 미리 조인팅되어진 상태여도 무방하다.At this time, the joining between the circuit film 2 and the connector 4 may be performed before encapsulation, and the circuit film 2 is attached to the upper surface of the adhesive member 3 attached to the upper surface of the semiconductor chip 1. It may be in a state of being pre-joined on the circuit film 2 before attachment.
한편, 상기한 바와 같은 과정으로 패키징되는 본 발명의 제1실시예에 따른 반도체 패키지는, 도 7a 내지 도 7c 및 도 8a 내지 도 8c에 나타낸 바와 같은 여러 가지 형태로 마더보드(8)에 실장된다.Meanwhile, the semiconductor package according to the first embodiment of the present invention, which is packaged in the above-described process, is mounted on the motherboard 8 in various forms as shown in FIGS. 7A to 7C and 8A to 8C. .
즉, 센터패드(100) 타입의 반도체 칩(1)을 패키징하여 완성된 도 5a 및 도 6a의 반도체 패키지는 도 7a 내지 도 7c에 나타낸 바와 같은 형태로 마더보드(8)의 소켓부(801)에 삽입되어 실장되고, 에지패드(101) 타입의 반도체 칩(1)을 패키징하여 완성된 도 5b 및 도 6b의 반도체 패키지는 도 8a 내지 도 8c에 나타낸 바와 같은 형태로 마더보드(8)의 소켓부(801)에 삽입되어 실장된다.That is, the semiconductor packages of FIGS. 5A and 6A completed by packaging the semiconductor chip 1 of the center pad 100 type have a socket portion 801 of the motherboard 8 in the form as shown in FIGS. 7A to 7C. The semiconductor package of FIGS. 5B and 6B, which is inserted into and mounted in the semiconductor chip 1 and is completed by packaging an edge pad 101 type semiconductor chip 1, has a socket of the motherboard 8 as shown in FIGS. 8A to 8C. It is inserted into the unit 801 and mounted.
이 때, 상기와 같이 여러 가지 형태로 실장가능함은 회로필름의 유연성에 기인한 것이며, 특히 도 7b 및 도 8b에 나타낸 실장 형태는 도 7a 및 도 8a에 나타낸 패키지의 회로필름에 비해 길이가 보다 긴 회로필름을 사용하여 패키징하므로써 가능함은 물론이다.At this time, the possible mounting in various forms is due to the flexibility of the circuit film, in particular, the mounting form shown in Figures 7b and 8b is longer than the circuit film of the package shown in Figures 7a and 8a. Of course, this is possible by packaging using a circuit film.
이하, 도 9a 및 도 9b를 참조하여 본 발명의 제2실시예를 설명하면 다음과 같다.Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. 9A and 9B.
도 9a 및 도 9b는 본 발명의 제2실시예에 따른 반도체 패키지를 나타낸 종단면도이고, 도 10a는 도 9a의 평면도이고, 도 10b는 도 9b의 평면도이다.9A and 9B are longitudinal cross-sectional views illustrating a semiconductor package according to a second exemplary embodiment of the present invention, FIG. 10A is a plan view of FIG. 9A, and FIG. 10B is a plan view of FIG. 9B.
그리고, 도 11a는 도 9a를 Ⅰ-Ⅰ선을 따라 절개하여 나타낸 횡단면도이고, 도 11b는 도 9b의 Ⅱ-Ⅱ선을 따라 절개하여 나타낸 횡단면도이다.FIG. 11A is a cross-sectional view of FIG. 9A taken along the line I-I, and FIG. 11B is a cross-sectional view taken along line II-II of FIG. 9B.
본 발명의 제2실시예 따른 반도체 패키지는 센터패드(100) 또는 에지패드(101)를 구비한 반도체 칩(1)과, 상기 반도체 칩(1)의 패드가 노출되도록 노출창(200)이 형성되고 필름 내부에는 일정 패턴의 회로배선(201)이 형성되며 상기 반도체 칩(1)의 가장자리 일측으로 소정의 길이만큼 돌출되는 회로필름(2)과, 상기 회로필름(2)의 절연면과 반도체 칩(1)의 상면 사이에 개재되어 상기 반도체 칩(1)과 회로필름(2)이 접착되도록 하는 접착부재(3)와, 상기 회로필름(2)의 회로배선(201)과 접속되도록 상기 회로필름(2)의 선단부에 구비되는 커넥터(4)와, 상기 회로필름(2)의 노출창(200)을 통해 반도체 칩(1)의 패드와 회로필름(2)의 회로배선(201)과를 전기적으로 연결하는 골드와이어(5)와, 상기 골드와이어(5)와 패드를 외부의 이물질등으로부터 보호할 수 있도록 감싸는 봉지바디(6)가 구비되어 구성된다.In the semiconductor package according to the second embodiment of the present invention, a semiconductor chip 1 having a center pad 100 or an edge pad 101 and an exposure window 200 are formed to expose pads of the semiconductor chip 1. And a circuit pattern 201 having a predetermined pattern is formed inside the film, the circuit film 2 protruding by a predetermined length toward one edge of the semiconductor chip 1, the insulating surface of the circuit film 2, and the semiconductor chip. An adhesive member 3 interposed between the upper surface of (1) to bond the semiconductor chip 1 to the circuit film 2, and the circuit film to be connected to the circuit wiring 201 of the circuit film 2; Electrical connection between the pad of the semiconductor chip 1 and the circuit wiring 201 of the circuit film 2 is made through the connector 4 provided at the tip of (2) and the exposed window 200 of the circuit film 2. Gold wire (5) to be connected to, and the bag to surround the gold wire (5) and the pad to protect from foreign matters Di (6) it is configured is provided.
이와 같이 구성된 본 발명의 제2실시예에 따른 반도체 패키지는 패키징시 사용되는 회로필름(2)이 반도체 칩(1)의 가장자리 한쪽으로만 돌출되므로 배선 패턴이 달라지게 되고, 돌출된 쪽에만 커넥터(4)가 조인팅된다는 점에서 차이가 있을 뿐, 공정순서가 제1실시예에 따른 반도체 패키지의 패키징 과정과 동일하게 진행되므로 설명을 생략한다.In the semiconductor package according to the second embodiment of the present invention configured as described above, since the circuit film 2 used for packaging protrudes only one edge of the semiconductor chip 1, the wiring pattern is changed, and the connector ( Since only 4) is joined, the process sequence is the same as the packaging process of the semiconductor package according to the first embodiment, and thus description thereof is omitted.
한편, 제2실시예에 따른 반도체 패키지는 도 12a 및 도 12b에 예를 든 바와 같은 모습으로 마더보드(8)에 실장가능하다.On the other hand, the semiconductor package according to the second embodiment can be mounted on the motherboard 8 as shown in Figure 12a and 12b.
즉, 센터패드(100) 타입의 반도체 칩(1)을 패키징하여 완성된 도 9a 및 도 11a의 반도체 패키지는 도 12a에 나타낸 바와 같은 형태로 마더보드(8)의 소켓부(801)에 삽입되어 실장되고, 에지패드(101) 타입의 반도체 칩(1)을 패키징하여 완성된 도 9b 및 도 11b의 반도체 패키지는 도 12b에 나타낸 바와 같은 형태로 마더보드(8)의 소켓부(801)에 삽입되어 실장된다.That is, the semiconductor package of FIGS. 9A and 11A completed by packaging the semiconductor pad 1 of the center pad 100 type is inserted into the socket portion 801 of the motherboard 8 in the form as shown in FIG. 12A. The semiconductor package of FIGS. 9B and 11B, which is mounted and completed by packaging a semiconductor chip 1 of an edge pad 101 type, is inserted into the socket portion 801 of the motherboard 8 in the form as shown in FIG. 12B. It is mounted.
이하, 제3실시예에 따른 본 발명의 반도체 패키지를 설명하면 다음과 같다.Hereinafter, the semiconductor package of the present invention according to the third embodiment will be described.
도 13a는 센터패드 타입의 칩이 적용된 본 발명의 제3실시예에 따른 반도체 패키지를 나타낸 종단면도이고, 도 13b는 에지패드 타입의 칩이 적용된 본 발명의 제3실시예에 따른 반도체 패키지를 나타낸 종단면도이며, 도 14a는 도 13a의 평면도이고, 도 14b는 도 13b의 평면도이다.FIG. 13A is a longitudinal cross-sectional view illustrating a semiconductor package according to a third embodiment of the present invention to which a center pad type chip is applied, and FIG. 13B illustrates a semiconductor package according to the third embodiment of the present invention to which an edge pad type chip is applied. It is a longitudinal cross-sectional view, FIG. 14A is a top view of FIG. 13A, FIG. 14B is a top view of FIG. 13B.
본 발명의 제3실시예에 따른 반도체 패키지는, 반도체 칩(1) 외부로 돌출되는 회로필름(2) 선단부에 커넥터(4) 대신 하드보드(hardboard) 형태의 인서트 팁(insert tip)(7)이 결합되는 점이 다를 뿐, 나머지 구성은 제1실시예에서와 동일하다.In the semiconductor package according to the third embodiment of the present invention, an insert tip 7 in the form of a hard board instead of the connector 4 at the tip of the circuit film 2 protruding out of the semiconductor chip 1 is provided. Only the difference between them is combined, and the rest of the configuration is the same as in the first embodiment.
엔캡슐레이팅 영역의 크기 역시, 제1실시예에서와 같이 센터패드(100) 또는에지패드(101) 타입의 반도체 칩(1)이 적용되느냐에 의해 그 크기가 달라질 수 있다.The size of the encapsulating region may also vary depending on whether the center pad 100 or the edge pad 101 type semiconductor chip 1 is applied as in the first embodiment.
이와 같이 구성된 본 발명의 제3실시예에 따른 반도체 패키지는 반도체 패키지의 인서트 팁(7)이 마더보드(8)의 소켓부(801)에 삽입됨에 따라 마더보드(8) 내부의 콘택터(connector)(도시는 생략함)와 인서트 팁(7)의 Cu패턴(700)이 접촉되어 전기적으로 연결되어진다.The semiconductor package according to the third embodiment of the present invention configured as described above has a contactor (connector) inside the motherboard 8 as the insert tip 7 of the semiconductor package is inserted into the socket portion 801 of the motherboard 8. (Not shown) and the Cu pattern 700 of the insert tip 7 is contacted and electrically connected.
즉, 인서트 팁(7)을 마더보드(8)에 형성된 소켓부(801)로 삽입함에 따라 소켓부(801) 내에 탄성을 갖도록 구비된 콘택터가 인서트 팁(7)의 Cu패턴(700)에 접촉하게 되므로써 전기적으로 연결가능하게 된다.That is, as the insert tip 7 is inserted into the socket portion 801 formed on the motherboard 8, a contactor provided to have elasticity in the socket portion 801 contacts the Cu pattern 700 of the insert tip 7. This makes it electrically connectable.
이 때, 센터패드(100) 타입의 칩이 적용된 반도체 패키지는 도 15a 내지 도 15c에 나타낸 바와 같은 형태로 마더보드(8)에 실장되고, 에지패드(101) 타입의 칩이 적용된 반도체 패키지는 도 16a 및 도 16b에 나타낸 바와 같은 형태로 마더보드(8)에 실장된다.In this case, the semiconductor package to which the chip of the center pad 100 type is applied is mounted on the motherboard 8 in the form as shown in FIGS. 15A to 15C, and the semiconductor package to which the chip of the edge pad 101 type is applied is shown in FIG. It is mounted on the motherboard 8 in the form as shown in 16a and 16b.
상기와 같이 여러 가지 형태로 실장될 수 있음은 회로필름(2)의 유연성 및 회로필름의 길이 가변으로 인해 가능함은 전술한 제1실시예에서와 마찬가지이다.It can be mounted in various forms as described above is possible due to the flexibility of the circuit film 2 and the variable length of the circuit film is the same as in the first embodiment described above.
이하, 본 발명의 제4실시예에 따른 반도체 패키지를 설명하면 다음과 같다.Hereinafter, a semiconductor package according to a fourth embodiment of the present invention will be described.
도 17a 및 도 17b는 본 발명의 제4실시예에 따른 반도체 패키지를 나타낸 종단면도이고, 도18a는 도 17a평면도이고, 도 18b는 도 17b의 평면도로서, 본 발명의 제4실시예에 따른 반도체 패키지는 회로필름(2) 선단에 커넥터(4) 대신 인서트 팁(7)이 구비되는 점이 제2실시예에서 다른 반면, 나머지 구성은 동일하다.17A and 17B are longitudinal cross-sectional views illustrating a semiconductor package according to a fourth embodiment of the present invention, FIG. 18A is a plan view of FIG. 17A, and FIG. 18B is a plan view of FIG. 17B, and a semiconductor according to a fourth embodiment of the present invention. The package is different in the second embodiment in that the insert tip 7 is provided instead of the connector 4 at the tip of the circuit film 2, while the rest of the configuration is the same.
한편, 이와 같이 구성되는 제4실시예의 반도체 패키지는 도 19a 및 도 19b에 나타낸 바와 같은 형태로 마더보드(8)에 실장되며, 상기한 제3실시예에서와 동일한 원리로 마더보드(8)에 실장시 마더보드(8)의 소켓부(801)에 내장된 콘택터(도시는 생략함)에 각각 접촉되어 마더보드(8)에 실장된다.On the other hand, the semiconductor package of the fourth embodiment configured as described above is mounted on the motherboard 8 in the form as shown in Figs. 19A and 19B, and on the motherboard 8 in the same principle as in the above-described third embodiment. At the time of mounting, the contactors (not shown) built in the socket 801 of the motherboard 8 are respectively contacted and mounted on the motherboard 8.
이하에서는, 도 20a 및 도 20b를 참조하여 본 발명의 제5실시예에 따른 반도체 패키지에 대해 설명한다.Hereinafter, a semiconductor package according to a fifth embodiment of the present invention will be described with reference to FIGS. 20A and 20B.
도 20a는 커넥터(4)가 구비된 타입의 본 발명의 제5실시예에 따른 반도체 패키지를 나타낸 평면도로서, 반도체 칩(1) 외측으로 돌출되는 회로필름(2)이 반도체 칩(1)의 가장자리를 벗어나면서부터 그 폭이 점점 넓어지는 형태를 이루게 되는 특징을 갖게 되며, 나머지 구성은 제1실시예에서와 동일하다.FIG. 20A is a plan view showing a semiconductor package according to a fifth embodiment of the present invention, in which a connector 4 is provided, in which a circuit film 2 protruding outside the semiconductor chip 1 is an edge of the semiconductor chip 1. It will have a feature that the width becomes wider from the outside, and the rest of the configuration is the same as in the first embodiment.
즉, 이 경우 회로필름(2) 선단부에는 제1실시예에서와 마찬가지로 커넥터(4)가 구비된다.That is, in this case, the front end of the circuit film 2 is provided with a connector 4 as in the first embodiment.
한편, 도 20b의 경우에는 인서트 팁(7)이 구비된 본 발명의 제5실시예에 따른 반도체 패키지를 나타낸 평면도로서, 반도체 칩(1) 외측으로 돌출되는 회로필름(2)이 반도체 칩(1)의 가장자리를 벗어나면서부터 선단부로 갈수록 그 폭이 점점 넓어지는 형태를 이루게 되는 특징이 있으며, 나머지 구성은 제3실시예에서와 동일하다.20B is a plan view showing a semiconductor package according to the fifth embodiment of the present invention having an insert tip 7, wherein the circuit film 2 protruding outside the semiconductor chip 1 is a semiconductor chip 1. The width is gradually wider from the outside of the edge to the tip portion, the rest of the configuration is the same as in the third embodiment.
즉, 이 경우 회로필름(2) 선단부에는 제3실시예에서와 마찬가지로 인서트 팁(7)이 구비된다.That is, in this case, the tip of the circuit film 2 is provided with the insert tip 7 as in the third embodiment.
이와 같은 본 발명의 제5실시예에 따른 반도체 패키지는 회로필름(2)의 폭이필름 선단부로 갈수록 점점 넓어지므로 인해, 인서트 팁(7)의 Cu패턴(700)의 간격을 넓힐 수 있어 Cu패턴(700)간의 절연성 및, 마더보드(8)에 대한 패키지 실장시의 절연성을 확보하는데 유리하게 된다.In the semiconductor package according to the fifth embodiment of the present invention, since the width of the circuit film 2 becomes wider toward the front end of the film, the interval of the Cu pattern 700 of the insert tip 7 can be widened, thereby the Cu pattern. It is advantageous to ensure the insulation between the 700 and the insulation at the time of package mounting on the motherboard 8.
즉, 많은 수의 본딩패드를 구비한 반도체 칩(1)을 패키징할 경우, 다른 유형의 반도체 패키지에서는 외부접속단자간(리드간 또는 볼간)의 피치(pitch)가 좁아 단자간에 쇼트(short)가 발생하거나, 마더보드(8)에의 실장시 쇼트가 발생할 염려가 많으나, 본 발명의 제5실시예에 따른 반도체 패키지의 경우에는 회로필름(2)의 선단부 폭을 넓혀 Cu패턴(700)간의 피치를 충분히 확보할 수 있으므로 인해 실장시의 쇼트 발생을 방지할 수 있게 된다.In other words, when packaging a semiconductor chip 1 having a large number of bonding pads, the pitch between external connection terminals (lead or ball) is narrow in other types of semiconductor packages, so that short between terminals is short. In the semiconductor package according to the fifth embodiment of the present invention, the width of the tip portion of the circuit film 2 is increased to increase the pitch between the Cu patterns 700. It is possible to secure enough, so that short generation at the time of mounting can be prevented.
이상에서와 같이, 본 발명은 기계적·전기적 신뢰성이 높으면서도 간단하게 마더보드에 실장될 수 있도록 하여, 반도체 패키지의 실장작업시의 실장 효율 및 실장 신뢰성을 향상시킬 수 있는 새로운 구조의 반도체 패키지를 제공하게 된다.As described above, the present invention provides a semiconductor package having a new structure that can be easily mounted on the motherboard while having high mechanical and electrical reliability, thereby improving the mounting efficiency and the mounting reliability during mounting of the semiconductor package. Done.
즉, 본 발명의 제1 내지 제 5 실시예에 따른 반도체 패키지는 머더보드에의 실장시, 단순한 삽입 작업에 의해 전기적으로 콘택되므로 인해 실장시의 작업성이 향상되며, 나아가 실장 불량시 재작업이 손쉽게 이루어지므로 실장 작업의 효율성을 높일 수 있게 된다.That is, the semiconductor packages according to the first to fifth embodiments of the present invention are electrically contacted by a simple insertion operation when mounted on the motherboard, thereby improving workability at the time of mounting. It is easy to do, which makes the mounting work more efficient.
뿐만 아니라, 종래와는 달리 솔더링이 생략되어 솔더링시 발생하는 고열에 의해 반도체 칩에 악영향이 미치는 현상을 해소하여 반도체 패키지의 신뢰성을 향상시킬 수 있게 된다.In addition, unlike the related art, the soldering is omitted, and thus, the phenomenon of adverse effects on the semiconductor chip due to the high heat generated during the soldering can be solved to improve the reliability of the semiconductor package.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017648A KR100351920B1 (en) | 1999-05-17 | 1999-05-17 | semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990017648A KR100351920B1 (en) | 1999-05-17 | 1999-05-17 | semiconductor device and method for fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000074004A KR20000074004A (en) | 2000-12-05 |
| KR100351920B1 true KR100351920B1 (en) | 2002-09-12 |
Family
ID=19585946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990017648A KR100351920B1 (en) | 1999-05-17 | 1999-05-17 | semiconductor device and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100351920B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6548869B2 (en) * | 2001-07-13 | 2003-04-15 | Cree Microwave, Inc. | Voltage limiting protection for high frequency power device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249725A (en) * | 1994-03-11 | 1995-09-26 | Furukawa Electric Co Ltd:The | Surface mounting electronic device |
| JPH0870077A (en) * | 1994-08-30 | 1996-03-12 | Sony Corp | Lead frame and semiconductor device |
| JPH09232484A (en) * | 1996-02-21 | 1997-09-05 | Fujikura Ltd | Structure for cooling electronic element |
| KR19980032719A (en) * | 1996-10-11 | 1998-07-25 | 윌리엄비.켐플러 | Tape carrier package |
| KR19980068343A (en) * | 1997-02-18 | 1998-10-15 | 황인길 | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof |
-
1999
- 1999-05-17 KR KR1019990017648A patent/KR100351920B1/en not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07249725A (en) * | 1994-03-11 | 1995-09-26 | Furukawa Electric Co Ltd:The | Surface mounting electronic device |
| JPH0870077A (en) * | 1994-08-30 | 1996-03-12 | Sony Corp | Lead frame and semiconductor device |
| JPH09232484A (en) * | 1996-02-21 | 1997-09-05 | Fujikura Ltd | Structure for cooling electronic element |
| KR19980032719A (en) * | 1996-10-11 | 1998-07-25 | 윌리엄비.켐플러 | Tape carrier package |
| KR19980068343A (en) * | 1997-02-18 | 1998-10-15 | 황인길 | Chip scale semiconductor package using flexible circuit board and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000074004A (en) | 2000-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9117815B2 (en) | Method of fabricating a packaged semiconductor | |
| US5367124A (en) | Compliant lead for surface mounting a chip package to a substrate | |
| US8618641B2 (en) | Leadframe-based semiconductor package | |
| KR101119708B1 (en) | Land grid array packaged device and method of forming same | |
| KR100351920B1 (en) | semiconductor device and method for fabricating the same | |
| JPH11297917A (en) | Semiconductor device and its manufacture | |
| KR100437821B1 (en) | semiconductor package and metod for fabricating the same | |
| KR100331070B1 (en) | Structure of chip size semiconductor package and fabricating method thereof | |
| KR20000027876A (en) | Blp stack circuit and method of manufacturing thereof | |
| KR100419950B1 (en) | manufacturing method of ball grid array semiconductor package using a flexible circuit board | |
| KR20050006547A (en) | PCB for fabricating semiconductor package and semiconductor package using the same | |
| KR100462373B1 (en) | Chip scale package and method for fabricating the same | |
| KR200159861Y1 (en) | Semiconductor package | |
| KR20010000425U (en) | semiconductor package | |
| KR100818078B1 (en) | A method for manufacturing of ball grid array package | |
| KR100356808B1 (en) | chip scale semiconductor package | |
| KR0123050Y1 (en) | Semiconductor package for printed circuit board | |
| KR970010677B1 (en) | Structure of a lead frame | |
| KR100369501B1 (en) | Semiconductor Package | |
| KR20020049823A (en) | semiconductor package and method for fabricating the same | |
| KR20020049821A (en) | chip scale semiconductor package in wafer level and method for fabricating the same | |
| KR100195511B1 (en) | Ball grid array package using leadframe | |
| JP2004179300A (en) | Semiconductor device and its manufacturing method | |
| KR20020065729A (en) | Semicoductor package | |
| KR20020065733A (en) | Semiconductor package and method for the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20130805 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |