KR20020049823A - semiconductor package and method for fabricating the same - Google Patents
semiconductor package and method for fabricating the same Download PDFInfo
- Publication number
- KR20020049823A KR20020049823A KR1020000079118A KR20000079118A KR20020049823A KR 20020049823 A KR20020049823 A KR 20020049823A KR 1020000079118 A KR1020000079118 A KR 1020000079118A KR 20000079118 A KR20000079118 A KR 20000079118A KR 20020049823 A KR20020049823 A KR 20020049823A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- seating portion
- chip
- semiconductor package
- out terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 회로기판과 리드프레임을 접목시킨 형태의 기판으로써 공정의 단순화를 도모함과 더불어 보드 레벨의 신뢰성을 확보할 수 있는 새로운 구조의 반도체 패키지를 제공하기 위한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package and a method of manufacturing the same. More specifically, the present invention relates to a semiconductor package having a structure in which a circuit board and a lead frame are combined, thereby simplifying the process and ensuring a board-level reliability. It is to provide.
일반적으로, 반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지금까지 계속 발전해오고 있다.In general, the packaging technology for integrated circuits in the semiconductor industry continues to evolve to meet the demand for miniaturization and mounting reliability.
즉, 소형화에 대한 요구는 칩 스케일에 근접한 패키지에 대한 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장후의 기계적·전기적 신뢰성을 향상시킬 수 있는 패키지 제조 기술에 대한 중요성을 부각시키고 있다.In other words, the demand for miniaturization is accelerating the development of packages close to the chip scale, and the demand for mounting reliability emphasizes the importance of package manufacturing technology that can improve the efficiency of mounting work and the mechanical and electrical reliability after mounting. I'm making it.
한편, 일반적으로 반도체소자는 집적회로가 형성된 웨이퍼 상태에서 낱개의 칩으로 각각 분리된 후, 이것을 플라스틱 패키지나 세라믹 패키지에 탑재하여 기판에의 실장이 용이하도록 조립하는 패키징 공정을 거치게 된다.On the other hand, in general, semiconductor devices are separated into individual chips in a wafer in which integrated circuits are formed, and then mounted in a plastic package or a ceramic package, and then subjected to a packaging process for assembling the substrate to facilitate mounting on the substrate.
이와 같이 행해지는 반도체소자에 대한 패키징 공정의 주목적은 기판이나 소켓에 실장하기 위한 형상의 확보와 기능보호에 있다고 할 수 있다.The main purpose of the packaging step for the semiconductor element thus performed is to secure the shape and protect the function for mounting on the substrate or the socket.
또한, 최근에는 집적회로의 고집적화에 따라 다핀화, 미세조립기술, 또 실장형태의 다양화에 따른 패키지의 다종류화 등, 조립공정과 관련된 기술도 각각 세분된 분야에 따라 크게 변화하고 있다.In addition, in recent years, technologies related to the assembly process, such as multi-pinning, micro-assembly technology, and package variety due to the diversification of the mounting type according to the high integration of integrated circuits, are also greatly changed according to the subdivided fields.
반도체 조립공정의 개요에 대해 현재 가장 많이 사용되고 있는 플라스틱 타입의 반도체소자를 예로 들어 설명하면 다음과 같다.An overview of the semiconductor assembly process will be described below with an example of a plastic type semiconductor device which is most used.
먼저, 전기적 회로가 형성된 웨이퍼를 각각의 단일 칩으로 분리하는데, 이때 Si(실리콘)는 모스경도 7로서 딱딱하고 깨지기 쉬운 성질을 갖고 있으므로 웨이퍼의 제조시 미리 분리할 라인에 절단하기 위한 물질을 넣어두고 이 분리라인을 따라브레이크 응력을 가해 파괴, 분리시키는 방법을 취하는 경우가 많다.First, the wafer on which the electrical circuit is formed is separated into each single chip, and Si (silicon) has a Mohs hardness of 7 and is hard and brittle, so that a material for cutting is placed in a line to be separated in advance in manufacturing the wafer. In many cases, a break stress is applied along this separation line to break and separate.
또한, 분리된 각각의 반도체 칩은 리드프레임의 다이패들에 본딩되고, 이때의 접합방법은 Au-Si 공정(共晶)법, 납땜법, 수지접착법 등이 있으며 용도에 따라 알맞은 방법이 선택되어 사용된다.In addition, each separated semiconductor chip is bonded to the die paddle of the lead frame, and the bonding method is Au-Si process, soldering method, resin bonding method, etc. It is used.
한편, 전술한 바와 같이 반도체 칩을 리드프레임의 다이패들에 접착하는 목적은 조립이 완료된 후 기판에 실장시키기 위해서 뿐만 아니라, 전기적 입출력단자나 어스(earth)를 겸하는 일도 있으며 소자의 동작시 발생하는 열의 방열통로로서도 필요로 하는 경우가 있기 때문이다.On the other hand, as described above, the purpose of bonding the semiconductor chip to the die paddle of the lead frame is not only to be mounted on the substrate after assembly is completed, but also to serve as an electrical input / output terminal or earth, which may occur during operation of the device. This is because the heat dissipation path may be required as well.
상기와 같이 반도체 칩을 본딩한 후에는 칩의 본딩패드와 리드프레임의 인너리드를 와이어로 본딩하므로써 연결하게 되며, 와이어 본딩의 방법으로 플라스틱 봉함 패키지에서는 일반적으로 골드 와이어를 사용한 열압착법 또는 열압착법과 초음파법을 혼용한 방법이 주로 이용되고 있다.After bonding the semiconductor chip as described above, the bonding pad of the chip and the inner lead of the lead frame are connected by wire bonding. In the plastic sealing package, the thermal bonding method or the thermocompression bonding using gold wire is generally performed. The method which mixed the method and the ultrasonic method is mainly used.
또한, 와이어 본딩에 의해 반도체 칩과 인너리드가 전기적으로 연결된 후에는 칩을 고순도의 에폭시 수지를 사용하여 성형 봉합하므로써 몰드바디를 형성시키는 몰딩공정이 수행되는데, 이때 사용되는 에폭시 수지는 집적회로의 신뢰성을 좌우하는 중요한 요소이며, 수지의 고순도화와 몰딩시 집적회로에 주어지는 응력을 저감시키기 위한 저응력화 등의 개선이 추진되고 있다.In addition, after the semiconductor chip and the inner lead are electrically connected by wire bonding, a molding process of forming a mold body by forming and sealing the chip using a high purity epoxy resin is performed. In addition, the improvement of the high purity of the resin and the reduction of the stress for reducing the stress applied to the integrated circuit during molding are being promoted.
그리고, 상기한 공정이 완료된 후에는 IC 패키지를 소켓이나 기판에 실장하기 위해 아웃터리드(outer lead)를 소정의 형상으로 절단하고 성형하는 공정이 행해지며, 아웃터리드에는 실장접합성(납땜성)을 향상시키기 위해 도금이나납딥(dip)이 처리된다.After the above process is completed, a process of cutting and molding an outer lead into a predetermined shape is carried out to mount the IC package on a socket or a substrate, and the mount is improved in solderability. Plating or dip is processed to make it work.
한편, 반도체 패키지는 실장형태 및 리드형태에 따라 여러 가지 유형으로 나뉘는데, 패키지의 대표적인 예로서는 전술한 DIP(Dual Inline Package)외에 QFP(Quad Flat Package), TSOP(Thin Small Outline Package), BGA 패키지( Ball Grid Array package), BLP(Bottom Leaded Package) 등이 있으며, 계속 다핀(多-pin)화 또는 경박단소(輕薄短小)화 되고 있다.On the other hand, semiconductor packages are divided into various types according to the mounting type and the lead type. As a representative example of the package, in addition to the above-described dual inline package (DIP), QFP (Quad Flat Package), TSOP (Thin Small Outline Package), and BGA package (Ball) Grid Array package (BLP), Bottom Leaded Package (BLP), and the like, continue to be multi-pin or light and thin.
상기한 패키지 타입중, BGA 패키지(Ball Grid Array package)는 반도체 칩이 부착된 기판의 이면에 구형의 솔더볼을 소정의 상태로 배열(Array)하여 아웃터리드(outer lead) 대신으로 사용하게 되며, 상기 BGA 패키지는 패키지 몸체(Package Body) 면적을 QFP(Quad Flat Package) 타입보다 작게 할 수 있으며, QFP와는 달리 리드의 변형이 없는 장점이 있다.Among the above package types, the BGA package (Ball Grid Array package) is used to replace the outer lead by arranging a spherical solder ball in a predetermined state on the back side of the substrate on which the semiconductor chip is attached. The BGA package can make the package body area smaller than the QFP (Quad Flat Package) type, and unlike QFP, there is an advantage that there is no deformation of the lead.
대신, 상기 BGA 패키지는 기존의 리드프레임에 비해 값이 비싼 회로기판을 사용하므로 제조원가가 높아지고, 반도체 칩 및 골드 와이어의 보호를 위해 봉지공정 수행시 상형 및 하형에 의해 회로기판이 눌러져 솔더마스크에 크랙이 발생할 우려가 높아지는 등의 단점이 있다.Instead, the BGA package uses a circuit board that is more expensive than a conventional lead frame, thereby increasing manufacturing costs, and cracking the solder mask by pressing the upper and lower molds during the encapsulation process to protect the semiconductor chip and the gold wire. There are disadvantages such as a high possibility of occurrence.
한편, BLP(Bottom Leaded Package)는 패키지 몸체의 바텀면을 통해 노출된 리드를 이용하여 기판에 실장하므로, 패키지 몸체의 두께를 아웃터리드를 갖는 DIP나 QFP 타입에 비해 작게 할 수 있다.On the other hand, since BLP (Bottom Leaded Package) is mounted on the substrate using the lead exposed through the bottom surface of the package body, the thickness of the package body can be made smaller than that of the DIP or QFP type having an outlier.
그러나, 상기한 각 패키지들의 패키지의 양면중 어느 한쪽으로만 실장 가능할 뿐, 패키지 실장 방향을 마음대로 변화시킬 수는 없는 단점이 있었다.However, only one of both sides of the package of the above-described packages can be mounted only, there is a disadvantage that the package mounting direction can not be changed at will.
즉, 최근에는 전자/통신 기기의 발전과 더불어 전자/통신 기기의 내부 구조 및 환경에 맞추어 적절히 실장가능토록 패키지의 외부 단자의 형태를 BGA 타입 또는 LEADED 타입으로 구성할 필요가 있으나, 기존의 패키지는 이러한 요구를 만족시켜줄 수 없는 구조적인 한계가 있었다.That is, in recent years, the external terminal of the package needs to be configured as BGA type or LEADED type so that it can be properly mounted in accordance with the development of electronic / communication devices and the internal structure and environment of the electronic / communication device. There was a structural limitation that could not satisfy this need.
본 발명은 상기한 바와 같이 기존의 반도체 패키지가 갖는 장점을 최대한 살리면서 단점은 해소한 새로운 타입의 반도체 패키지를 제공하기 위한 것으로서, 회로기판과 리드프레임을 접목시킨 형태의 기판을 이용하므로써 공정의 단순화를 도모함과 더불어 보드 레벨의 신뢰성을 확보할 수 있는 새로운 구조의 반도체 패키지를 제공하는데 그 목적이 있다.The present invention is to provide a new type of semiconductor package, which maximizes the advantages of the existing semiconductor package and eliminates the disadvantages as described above, and simplifies the process by using a board in which a circuit board and a lead frame are combined. The purpose of the present invention is to provide a semiconductor package with a new structure that can achieve board-level reliability and secure board-level reliability.
도 1은 본 발명의 반도체 패키지를 나타낸 종단면도1 is a longitudinal cross-sectional view showing a semiconductor package of the present invention;
도 2는 도 1의 평면도2 is a plan view of FIG. 1
도 3은 도 1의 저면도3 is a bottom view of FIG. 1
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
1:칩 2:리드1: Chip 2: Lead
200:안착부 210:볼랜드200: Seating 210: Borland
220:아웃단자부 3:와이어220: Out terminal part 3: Wire
4:몰드바디 5:솔더볼4: Molded body 5: Solder ball
6:어드헤시브6: Advanced
상기한 목적을 달성하기 위해, 본 발명은 반도체 칩과, 상기 반도체 칩이 안착되며 저면에 돌출된 볼랜드가 구비된 안착부와 상기 안착부로부터 연장형성됨과 더불어 상향 절곡된 "ㄷ"자형의 아웃단자부로 이루어진 리드와, 상기 반도체칩의 본딩패드와 리드의 아웃단자부 일측을 연결하는 와이어와, 상기 리드의 볼랜드 및 아웃단자부의 상단부가 노출되도록 하면서 칩과 와이어와 리드를 봉지하는 몰드바디와, 상기 리드의 볼랜드에 부착되는 솔더볼을 포함하여서 됨을 특징으로 하는 반도체 패키지가 제공된다.In order to achieve the above object, the present invention provides a semiconductor chip, a seating portion having the semiconductor chip seated thereon and protruding from the bottom surface, and extending from the seating portion. A lead consisting of a lead, a wire connecting the bonding pad of the semiconductor chip to one end of the out terminal portion of the lead, a mold body encapsulating the chip, the wire and the lead while exposing the upper end of the lead land portion and the out terminal portion of the lead, and the lead Provided is a semiconductor package comprising a solder ball attached to a ball land.
상기한 목적을 달성하기 위한 본 발명의 다른 형태에 따르면, 저면에 돌출된 볼랜드가 구비된 안착부와 상기 안착부로부터 연장형성되는 아웃단자부로 이루어진리드의 안착부 상면에 반도체 칩을 부착하는 단계와, 상기 반도체 칩의 본딩패드와 리드의 아웃단자부 일측을 와이어 본딩하여 전기적으로 연결하는 단계와, 상기 리드의 볼랜드 및 아웃단자부가 노출되도록 하면서 칩과 와이어와 리드를 봉지제로 봉지하는 단계와, 아웃단자부를 상향 절곡하여 몰드바디 측면 및 상면을 감싸도록 만드는 단계와, 상기 리드의 볼랜드에 솔더볼을 부착하는 단계를 포함하여서 됨을 특징으로 하는 반도체 패키지 제조방법이 제공된다.According to another aspect of the present invention for achieving the above object, the step of attaching a semiconductor chip to the upper surface of the seating portion of the lead consisting of a seating portion provided with a ball land protruding on the bottom surface and an out terminal portion extending from the seating portion And electrically bonding a bonding pad of the semiconductor chip to one side of the out terminal part of the lead and electrically connecting the same, encapsulating the chip, the wire, and the lead with an encapsulant while exposing the ball land and the out terminal part of the lead, and the out terminal part. A method of manufacturing a semiconductor package is provided, including the step of bending upward to surround the mold body side and upper surface, and attaching a solder ball to the ball land of the lead.
이하, 본 발명의 실시예를 첨부도면 도 1 내지 도 3을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings, FIGS. 1 to 3.
도 1은 본 발명의 반도체 패키지를 나타낸 종단면도이고, 도 2는 도 1의 평면도이며, 도 3은 도 1의 저면도로서, 본 발명의 반도체 패키지는, 반도체 칩(1)과, 상기 반도체 칩(1)이 안착되며 저면에 돌출된 볼랜드(210)가 구비된 안착부(200)와 상기 안착부(200)로부터 연장형성됨과 더불어 상향 절곡된 "ㄷ"자형의 아웃단자부(220)로 이루어진 리드(2)와, 상기 반도체 칩(1)의 본딩패드와 리드(2)의 아웃단자부(220) 일측을 연결하는 와이어(3)와, 상기 리드(2)의 볼랜드(210) 및 아웃단자부(220)의 상단부가 노출되도록 하면서 칩(1)과 와이어(3)와 리드(2)를 봉지하는 몰드바디(4)와, 상기 리드(2)의 볼랜드(210)에 부착되는 솔더볼(5)을 포함하여 구성된다.1 is a longitudinal cross-sectional view showing a semiconductor package of the present invention, FIG. 2 is a plan view of FIG. 1, and FIG. 3 is a bottom view of FIG. 1, wherein the semiconductor package of the present invention includes a semiconductor chip 1 and the semiconductor chip. (1) The lead is composed of a seating portion 200 is provided with a ball land 210 protruding from the bottom surface and the "c" -shaped out terminal portion 220 is extended from the seating portion 200 and upwardly bent. (2), the wire 3 connecting one side of the bonding pad of the semiconductor chip 1 and the out terminal portion 220 of the lead 2, the ball land 210 and the out terminal portion 220 of the lead 2; A mold body 4 for encapsulating the chip 1, the wire 3, and the lead 2 while exposing the upper end portion thereof, and a solder ball 5 attached to the ball land 210 of the lead 2. It is configured by.
이 때, 상기 리드(2)의 안착부(200)에 구비된 볼랜드(210)는 리드(2)를 하프에칭함에 따라 형성된다.At this time, the ball land 210 provided in the seating portion 200 of the lead 2 is formed by half-etching the lead (2).
그리고, 상기 리드(2)의 안착부(200)와 칩(1) 사이에는 어드헤시브(6)가 개재되며, 상기 어드헤시브(6)로서는 양면접착테이프 또는 에폭시가 사용된다.Further, an adjuvant 6 is interposed between the seating part 200 and the chip 1 of the lead 2, and the adjunct 6 is a double-sided adhesive tape or epoxy.
이와 같이 구성된 본 발명 패키지의 제조 과정을 설명하면 다음과 같다.Referring to the manufacturing process of the package of the present invention configured as described above are as follows.
먼저, 저면에 돌출된 볼랜드(210)가 구비된 안착부(200)와 상기 안착부(200)로부터 연장형성되는 아웃단자부(220)로 이루어진 리드(2)를 준비한다.First, a lead 2 including a seating part 200 having a ball land 210 protruding from the bottom and an out terminal part 220 extending from the seating part 200 is prepared.
그 후, 상기 리드(2)의 안착부(200) 상면에 반도체 칩(1)을 부착한다.Thereafter, the semiconductor chip 1 is attached to an upper surface of the mounting portion 200 of the lead 2.
이 때, 상기 반도체 칩(1)과 리드(2)의 안착부(200) 사이에는 양면접착테이프 또는 에폭시등의 어드헤시브(6)가 개재된다.At this time, an adhesive 6 such as a double-sided adhesive tape or epoxy is interposed between the semiconductor chip 1 and the mounting portion 200 of the lid 2.
한편, 반도체 칩(1)을 리드(2)의 안착부(200)에 부착시킨 다음에는, 상기 반도체 칩(1)의 본딩패드와 리드(2)의 아웃단자부(220) 일측을 골드와이어등을 이용하여 와이어 본딩하므로써 전기적으로 연결하게 된다.On the other hand, after attaching the semiconductor chip 1 to the seating portion 200 of the lead 2, one side of the bonding pad of the semiconductor chip 1 and the out terminal portion 220 of the lead 2 is connected to gold wire or the like. Electrical connection by wire bonding.
그리고, 와이어 본딩후에는 상기 리드(2)의 볼랜드(210) 및 아웃단자부(220)의 상단부가 노출되도록 하면서 칩(1)과 와이어(3)와 리드(2)를 봉지제로 봉지하여 몰드바디(4)를 형성하게 된다After the wire bonding, the upper end portions of the ball land 210 and the out terminal portion 220 of the lead 2 are exposed while encapsulating the chip 1, the wire 3, and the lead 2 with an encapsulant to form a mold body ( Will form 4)
그 후, 상기 리드(2)의 아웃단자부(220)가 몰드바디(4)의 측면 및 상면을 감싸도록 상향 절곡하는 포밍을 실시한다.Thereafter, the out terminal portion 220 of the lead 2 is formed to bend upward so as to surround the side and the upper surface of the mold body 4.
이어, 상기 리드(2)의 안착부(200) 저면으로 돌출형성된 볼랜드(210)에 솔더볼(5)을 부착하므로써, 본 발명의 반도체 패키지의 제조를 완료하게 된다.Subsequently, the solder balls 5 are attached to the ball lands 210 protruding from the bottom surface of the seating part 200 of the lead 2 to complete the manufacture of the semiconductor package of the present invention.
이와 같이 제조된 본 발명의 반도체 패키지는 리드프레임을 사용하므로써 구조적으로 강하고, 패키지를 실장되는 기기의 내부구조에 맞추어 BGA 타입 또는 LEADED 타입으로의 선택적인 실장이 가능하게 된다.The semiconductor package of the present invention manufactured as described above is structurally strong by using a lead frame, and thus it is possible to selectively mount the BGA type or the LEADED type according to the internal structure of the device in which the package is mounted.
한편, 상기에서 본 발명의 반도체 패키지는 볼랜드(210)에 솔더볼(5)이 부착되지 않은 상태로서도 마더보드(도시는 생략함)등에의 실장이 가능하다.On the other hand, the semiconductor package of the present invention can be mounted on a motherboard (not shown) or the like even when the solder ball 5 is not attached to the ball land 210.
이상에서와 같이, 본 발명은 하나의 패키지에 BGA 타입 및 LEADED 타입 아웃단자를 구현하므로써, BGA 타입 실장이 필요한 경우와 LEADED 타입 실장이 필요한 경우를 동시에 만족시킬 수 있는 효과를 가져오게 된다.As described above, the present invention implements the BGA type and the LEADED type out terminals in one package, thereby bringing an effect that can simultaneously satisfy the case where the BGA type implementation and the LEADED type implementation are required.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079118A KR20020049823A (en) | 2000-12-20 | 2000-12-20 | semiconductor package and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000079118A KR20020049823A (en) | 2000-12-20 | 2000-12-20 | semiconductor package and method for fabricating the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020049823A true KR20020049823A (en) | 2002-06-26 |
Family
ID=27683773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000079118A KR20020049823A (en) | 2000-12-20 | 2000-12-20 | semiconductor package and method for fabricating the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020049823A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688596B1 (en) * | 2003-03-06 | 2007-03-02 | 페어차일드코리아반도체 주식회사 | Molded leadless package and method for manufacturing the same |
| CN106564002A (en) * | 2016-11-09 | 2017-04-19 | 北京时代民芯科技有限公司 | Tool and method for controlling coplanarity, position tolerance and perpendicularity of CCGA device welding columns |
-
2000
- 2000-12-20 KR KR1020000079118A patent/KR20020049823A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100688596B1 (en) * | 2003-03-06 | 2007-03-02 | 페어차일드코리아반도체 주식회사 | Molded leadless package and method for manufacturing the same |
| CN106564002A (en) * | 2016-11-09 | 2017-04-19 | 北京时代民芯科技有限公司 | Tool and method for controlling coplanarity, position tolerance and perpendicularity of CCGA device welding columns |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020049944A (en) | semiconductor package and method for fabricating the same | |
| US6781242B1 (en) | Thin ball grid array package | |
| US6545347B2 (en) | Enhanced leadless chip carrier | |
| US20130200507A1 (en) | Two-sided die in a four-sided leadframe based package | |
| US8349655B2 (en) | Method of fabricating a two-sided die in a four-sided leadframe based package | |
| JPH11297917A (en) | Semiconductor device and its manufacture | |
| KR20020049823A (en) | semiconductor package and method for fabricating the same | |
| KR101028573B1 (en) | Chip scale package and method for fabricating the same | |
| KR100462373B1 (en) | Chip scale package and method for fabricating the same | |
| KR20020049821A (en) | chip scale semiconductor package in wafer level and method for fabricating the same | |
| KR100437821B1 (en) | semiconductor package and metod for fabricating the same | |
| KR100351920B1 (en) | semiconductor device and method for fabricating the same | |
| KR20020065735A (en) | Semiconductor package and method for fabricating the same | |
| KR100356808B1 (en) | chip scale semiconductor package | |
| KR20010066268A (en) | stack-type semiconductor package and method for fabricating the same | |
| KR20020065729A (en) | Semicoductor package | |
| KR100384335B1 (en) | A semiconductor packages and manufacturing method for it | |
| KR20020065733A (en) | Semiconductor package and method for the same | |
| KR100668817B1 (en) | Method for manufacturing pakage | |
| KR20020049940A (en) | chip scale semiconductor package in wafer level and method for fabricating the same | |
| KR20020049822A (en) | chip scale semiconductor package in wafer level and method for fabricating the same | |
| KR100308116B1 (en) | chip scale package and method for fabricating the same | |
| KR20020065734A (en) | Semiconductor package and method for fabricating the same | |
| KR20020046775A (en) | chip scale semiconductor package and method for fabricating the same | |
| KR20010001774A (en) | chip scale package and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |