KR970008330B1 - 서브-패턴을 갖는 레티클(reticle)과 이를 사용하는 노광방법 - Google Patents

서브-패턴을 갖는 레티클(reticle)과 이를 사용하는 노광방법 Download PDF

Info

Publication number
KR970008330B1
KR970008330B1 KR1019930021239A KR930021239A KR970008330B1 KR 970008330 B1 KR970008330 B1 KR 970008330B1 KR 1019930021239 A KR1019930021239 A KR 1019930021239A KR 930021239 A KR930021239 A KR 930021239A KR 970008330 B1 KR970008330 B1 KR 970008330B1
Authority
KR
South Korea
Prior art keywords
pattern
sub
substrate
patterns
chip
Prior art date
Application number
KR1019930021239A
Other languages
English (en)
Inventor
노부유끼 후꾸바
Original Assignee
샤프 가부시끼가이샤
쓰지 하루오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시끼가이샤, 쓰지 하루오 filed Critical 샤프 가부시끼가이샤
Application granted granted Critical
Publication of KR970008330B1 publication Critical patent/KR970008330B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

요약없음

Description

서브-패턴을 갖는 레티클(reticle)과 이를 사용하는 노광방법
제1도는 종래의 기술에 따라 채널정지패턴과 차광금속패턴을 서브-패턴으로 분할된 것을 개략적으로 보여주는 도면.
제2도는 종래의 기술에 따라 서브-패턴으로 분리된 채널정지패턴을 갖는 레티클의 평면도.
제3A도는 종래의 기술에 따른 상기 채널정지서브-패턴의 반도체 기판상에 형성된 채널 정지 패턴의 개략도.
제3B도는 종래 기술에 따른 상기 차광금속서브-패턴의 반도체 기판상에 형성된 차광금속패턴의 개략도.
제4도는 종래 기술에 따른 경계에 가까운 액츄얼소자(actual device)의 반도체 기판상에 형성된 채널정지패턴과 차광금속패턴의 확대도.
제5도는 경계에 가까운 채널정지패턴과 차광금속패턴의 확대도.
제6도는 본 발명에 따른 채널정지패턴과 차광금속패턴의 분할을 개략적으로 보여주는 도면.
제7A도는 본 발명에 따른 분할된 채널정지서브-패턴을 갖는 레티클의 평면도.
제7B도는 본 발명에 따른 분할된 차광금속서브-패턴을 갖는 레티클의 평면도.
제8A도는 본 발명에 따른 채널정지서브-패턴을 사용하여 반도체 기판상에 형성된 채널정지패턴의 개략도.
제8B도는 본 발명에 따른 차광금속서브-패턴을 사용하여 반도체 기판상에 형성된 차광금속패턴의 개략도.
제9A도는 본 발명에 따른 경계에 가까이에서 액츄얼소자의 반도체 기판상에 형성된 채널정지패턴과 차광금속패턴의 확대도.
제9B도는 본 발명에 따른 또 다른 경계에 가까운 액츄얼소자의 반도체 기판상에 형성된 채널정지패턴과 차광금속패턴의 확대도.
본 발명은 레티클(reticle)등의 포토마스크(photomasks)와 포토마스크를 사용하여 반도체장치를 제조하는 방법에 관한 것이다. 포토리소그라피기술(photolithography)은 반도체 기판상에 소망의 패턴을 형성시키기 위하여 반도체 장치를 제조하는데 이용되는 기술로서 잘 알려져 있다.
그 소망의 패턴이 초기에 포토마스크상에 형성되고, 그리고 소망하는 패턴의 상(image)이 포토마스크와 공동으로 상기 반도체 기판을 노광하는 것에 의해 상기 반도체 기판의 표면상에 전이된다.
대표적으로, 반도체 장치의 제조는 포토마스크의 세트 또는 마스크층의 세트를 필요로 하고, 각 포토마스크는 상기 반도체 기판상에 상이한 층을 형성하는데 이용되는 상이한 패턴을 갖는다. 일종의 프로젝션 카메라(projection camera)인 스텝-앤드-리피트 카메라(a step-and-repeat camera)가 노광장치로 이용될 경우에는, 포토마스크상에 형성된 패턴은 스텝-앤드-리피트 형상(fashion)으로 반도체 기판에 전이된다.
상기 포토마스크의 패턴 그 자체는 가끔 너무 커지고 그리고 반도체 기판상에 형성될 때 광학적으로 감소된다. 포토리소그라피 기술의 예로서, 고체촬상소자의 제조방법이 상세히 설명된다.
제1도는 두개의 상이한 제조단계에서 반도체 기판(101)상에 형성된 두 패턴을 부분적으로 보여주고 있다. 제1도에서, 채널정지패턴(a channel stop pattern : 103)과 이 채널정지패턴을 중첩하는 차광금속패턴(a shield metal pattern : 104)(크로스해칭으로 표시됨)이 표시되어 있다.
상기 채널정지패턴(103)은 고체촬상소자의 복수의 화소를 격리하기 위한 영역을 정의한다. 상기 차광금속패턴(104)은 광이 통과하는 화소에 대응하는 복수의 윈도우(windows : 104')를 정의한다. 상기 채널정지패턴(103)과 차광금속패턴(104)은 상기 고체촬상소자의 하나의 칩면적을 정의하는 반도체 기판(101)의 영역(105)상에 형성된다.
상기 칩은 길이 1를 갖는다. 상기 반도체 기판(101)은 부분적으로 도시된 복수의 동일칩을 포함한다.
상기 반도체 기판(101)상에 채널정지패턴(103) 또는 차광금속패턴(104)을 형성하기 위하여, 예를들어, 채널정지패턴(103) 또는 차광금속패턴(104)과 같은 5배의 크기를 갖는 각 패턴이 레티클 상에 형성된다. 그러나, 제조된 고체촬상소자가 실질적으로 길은 길이 1를 갖는 경우에, 채널정지패턴(103) 또는 차광금속패턴(104)을 형성하기 위한 패턴은 너무 커질 수 있어 상기 레티클상에 단일의 연속적인 패턴으로서 형성될 수 없다.
예를들어, 고체촬상소자가 20㎜와 동일한 길이 1를 갖을 때, 5X 레티클은 100㎜와 동일한 길이를 갖는 패턴을 수용할 수 있어야 한다. 그러나, 상기 레티클은 그러한 큰 패턴을 그 위에 수용하기에 충분할 정도로 길은 유효면적을 가질 수 없다. 이러한 경우에는, 각기 대응하는 층을 형성하는데 이용된 각 패턴이 복수의 격리된 비연속적인 부분으로 분할된다.
이하 서브-패턴이라고 칭하는 상기의 부분들은 하나의 칩을 제조하기 위하여 기판상에 결합된다.
제1도에 도시된 바와 같이, 채널정지패턴(103)는 부분(106,107)에서 서브-패턴(103A,103B,103C)으로 분할된다.
상기 차광금속패턴(104)은 부분(106,107)에서 또한 서브-패턴(104A,104B104C)으로 분할된다. 채널정지패턴(103)과 차광금속패턴(104)은 패턴을 설계하고, 레티클을 제조하며, 그리고 서브-패턴의 오정렬(misalignment)을 체크함에 있어서 용이하기 때문에 종래와 같은 위치에서 분할된다.
제2도는 레티클(102)상에 채널정지패턴(103)의 서브-패턴의 구성을 개략적으로 보여주고 있다. 레티클(102)이 채널정지패턴(103)보다 5배인 패턴을 갖더라도, 간단하게 칭하는 상기 레티클(103)이 투명의 채널정지패턴(103)을 갖는다.
본 발명의 범위를 이탈하지 않고 다른 종류의 축사를 이용할 수 있다는 것이 이해될 것이다. 레티클(102)은 그 위에 복합의 마스크패턴을 갖는다. 그 복합의 마스크패턴(108)은 두 서브-패턴(103A)과 두 서브-패턴(103C)이 y축 방향으로 근접하게 각각 배열된다.
상기 복합마스크패턴(109)는 y축 방향으로 배열된 두 서브-패턴(103B)으로 이루어진다. 중첩의 패턴(111A,111B,111C)는 각각 서브-패턴(103A,103B,103C)에 근접하면서 형성되어 있다.
상기 중첩패턴(111A,111B,111C)은 서브-패턴(103A,103B,103C)이 완전한 채널정지패턴(103)을 형성하기 위해 결합된 때 상기 채널정지패턴(103)내에서 보다 좋은 연속성을 제공하기 위하여 각 서브-패턴 사이에서의 중첩도(a degree of overap)를 제공한다.
상기 서브-패턴(103A,103B,103C)는 각각 스크라이브 영역(scribe regions)에 의해 격리된다. 경계영역(116)은 복합마스크패턴(108,109)을 분리한다.
상기 서브-패턴(104A,104B,104C)은, 서브-패턴(103A,103B,103C)이 상기 서브-패턴(104A,104B,104C) 대신에 각각 나타나는 것을 제외하고는, 제2도에서의 서브-패턴(103A,103B,103C)인 것과 동일한 방법으로 다른 레티클(102)상에 배열되어 있다.
각 층의 적절한 레티클(102)을 이용하여 반도체 기판(101)을 노광하기 위하여, 통상적으로 스텝퍼(stepper)로 칭하는 스텝-앤드-리피트 카메라가 이용된다.
스텝퍼는 투영좌표(projection coordinates)를 변경하는 옵셋수단(offset means)과, 상기 레티클의 일부를 차광하는 블라인드수단(blind means) 및, 스텝-앤드-리피트 형상으로 기판을 노광하는 스텝-앤드-리피트 수단(step-and-repeat means)을 갖는다.
제3A도는 서브-패턴(103A,103B,103C)을 사용하여 반도체 기판(101)상에 형성된 채널정지패턴(103)을 개략적으로 보여주고 있다.
제2도와 제3A도를 참고하여, 제2도의 대응하는 레티클(102)과 스텝퍼를 사용하여 반도체 기판(101)상에 채널정지패턴(103)을 형성하는 방법을 설명한다.
상기 반도체 기판(101)은 레티클(102)을 사용하여 노광되어서 복합마스크패턴(109)이 상기 스텝퍼의 블라인드수단을 사용하여 차광되고, 그리고 서브-패턴(103C,103A)이 조사되어 반도체 기판(101)상에 전이된다. 이때, 투영좌표는 옵셋수단을 사용하여 이동되고, 그리고 반도체 기판(101)은 복합마스크패턴(108)이 차광되어 있는 제2도의 레티클(102)을 사용하여 노광되어서, 서브-패턴(103B)이 반도체 기판(101)상에 앞서 형성되어 있는 서브-패턴(103A,103C)사이에 형성된다. 중첩패턴(111A,111B)는 각각 서브-패턴(103B,103A)의 일부분과 중첩된다. 경계(112)는 서브-패턴(103A)의 가장자리(edge)와 서브-패턴(103B)의 가장자리사이에 형성된다.
상기 경계(112)는 제1도에 도시된 위치에 배치되어 있다.
상기 중첩패턴(111B,111C)은 각각 서브-패턴(103C,103B)의 일부분과 또한 중첩된다. 경계(113)는 상기 서브-패턴(103B)의 다른 가장자리와 상기 서브-패턴(103)의 가장자리사이에 형성된다.
상기 경계(113)는 제1도에 도시된 위치에 배치되어 있다. 그 결과, 상기 서브-패턴(103A,103B,103C)을 구성하는 채널정지패턴(103)은 반도체 기판(101)상에 형성된다.
앞서 언급된 바와 같이, 차광금속패턴(104)은 또한 서브-패턴(104A,104B,104C)으로 분할된다.
상기 서브-패턴(104A,104B,104C)은 상기 채널정지패턴(103)의 상기 서브-패턴(103A,103B,103C)에서와 마찬가지로 다른 레티클(미도시됨)상에 배치된다.
제3B도에 도시된 바와 같이, 서브-패턴(104A,104B,104C)으로 구성되는 상기 차광금속패턴(104)은 각각 위치(106,107)에서 공동경계(112,113)를 갖는 채널정지패턴의 상부위에 있는 반도체 기판(101)상의 층으로서 형성된다. 따라서, 상기 언급된 방법은 경계(112,113)를 포함하는 칩상에 각 층들이 형성된다.
제4도는 액츄얼소자에 있는 본보기의 경계(112)에 가까이에서의 확대도를 보여주고 있다.
제5도는, 이상적인 소자에 따른 경계(112)에 가까이에서의 확대도를 보여주고 있다.
제4도에서 도시된 바와 같이, 상기 서브-패턴(103A,103B)을 전이하는 것은 반도체 기판(101)과 관련하여 레티클이 상이한 정렬을 필요로 하기 때문에,상기 서브-패턴(103B,103A)사이에서의 상대적인 오정렬(misalignment)이 발생되었다. 특히, 서브-패턴(103B)은 경계(112)에서의 서브-패턴(103A)에 대해 x축과 y축의 방향 모두에서 오정렬된다. 또한 상기 서브-패턴(104B)은 경계(112)에서의 서브-패턴(104A)에 대해 오정렬된다.
게다가, 상기 서브-패턴(104A)의 패턴폭 m은 스텝퍼에서의 렌즈 왜곡(lens distortion)때문에 서브-패턴(104B)의 패턴폭 n과 다를 수 있다. 고체촬상소자의 각 수광부(light receiving portion)는 채널정지패턴(103)과 차광금속패턴(104)에 의해 정의된 면적을 갖는다. 그러나, 상기 언급된 오정렬때문에, 예를들어 수광부(114)는 수광부(115)의 면적과는 상이한 면적을 갖는다.
상기 수광부에서의 면적의 차이는 식별된 상기 소자의 균일성을 저하시킨다. 특별히, 광감도(light detecting sensitivity), 포화전압등이 예를들어 수광부(114,115)사이에서 불균형된다.
제4도에서는, 채널정지패턴(103)의 서브-패턴(103A,103B)과 차광금속패턴(104)의 서브-패턴(104A,104B)가 동일한 경계(112)에서 오정렬되는 것을 보여주고 있다. 그러나, 상기 채널정지패턴(103)와 차광금속패턴(104)이외에 다른 것을 포함하는 고체촬상소자에 있는 모든 층의 서브-패턴은 동일한 경계에서 오정렬될 수 있다. 이들 층의 각 오정렬은 경계에서 누적되고, 그리고 수광부(115)의 소자특성이 경계의 다른 측상에 있는 수광부(114)의 소자특성과 더욱 상이하다.
상술한 바와 같이, 종래의 반도체 장치의 제조방법에 의하면, 각 오정렬이 동일한 위치에서 발생하고, 이러한 발생은 하나의 칩에 있는 소자특성의 불균형성을 증가시킨다. 스텝퍼에서의 렌즈왜곡은 반도체 기판상에서 형성될 소망의 패턴의 변형을 일으키고, 또한 이러한 변형의 발생은 소자특성의 균일성을 저하한다.
본 발명은 종래의 반도체 장치의 제조방법과 관련된 상기의 결점을 해결할 수 있고 그리고 균일한 소자특성을 갖는 반도체 장치의 제조방법을 제공한다.
본 발명의 반도체 장치의 제조방법은 기판상에 제1의 칩패턴을 형성하기 위해 제1의 포토마스크를 사용하여 기판을 노광하되, 상기 제1의 칩패턴은 상기 제1의 포토마스크상의 제1의 위치에서 제1의 서브-패턴으로 분할되어서 상기 제1의 서브-패턴이 상기 기판상에서 결합되어 상기 제1의 칩패턴을 형성하도록 하는 노광공정과, 상기 기판상에 제2의 칩패턴을 형성하기 위해 제2의 포토마스크를 사용하여 상기 기판을 노광하되, 상기 제2의 칩패턴은 상기 제2의 포토마스크상의 제2의 위치에서 제2의 서브-패턴으로 분할되어서 상기 제2의 서브-패턴이 상기 기판상에서 결합되어 상기 제2의 칩패턴을 형성하도록 하는 노광공정을 포함하여, 상기 제2의 포토마스크상의 상기 제2의 위치는 상대적으로 상기 제1의 포토마스크상의 상기 제1의 위치와 상이한 것을 특징으로 한다.
본 발명의 다른 특징에 있어서는, 반도체 장치는 기판상에 형성된 제1 및 제2의 칩패턴을 갖는 반도체 장치가 제공되어 있다.
상기 반도체 장치는 상기 기판상에 상기 제1의 칩패턴을 형성하여 복수의 제1의 서브-패턴을 연속적으로 형성하는 것에 의해 상기 기판상에서 상기 제1의 칩패턴을 형성하되, 상기 제1의 서브-패턴이 적어도 제1의 경계에서 상기 기판상에서 함께 결합되어 있는 형성공정과, 상기 기판상에 상기 제2의 칩패턴을 형성하여 복수의 제2의 서브-패턴을 연속적으로 형성하는 것에 의해 상기 기판상에서 상기 제1의 칩패턴을 중첩하는 상기 제2의 칩패턴을 형성하되, 상기 제2의 서브-패턴이 적어도 제2의 경계에서 상기 기판상에서 함께 결합되어 있는 형성공정을 포함하여, 상기 기판상에서 상기 적어도 제1의 경계의 각 위치는 상기 기판상의 적어도 제2의 경계의 각 위치와 상이하도록 한 상기 공정들에 의해 제조된다.
본 발명의 또 다른 특징에 있어서, 기판상에 형성된 제1 및 제2의 칩패턴을 갖는 반도체 장치가 제공된다.
상기 반도체 장치는 상기 기판상에 상기 제1의 칩패턴을 형성하여 복수의 제1의 서브-패턴을 연속적으로 형성하는 것에 의해 상기 기판상에 상기 제1의 칩패턴을 형성하되, 상기 제1의 서브-패턴이 적어도 제1의 경계에서 상기 기판상에서 함께 결합되어 있는 형성공정과,상기 기판상에 상기 제2의 칩패턴을 형성하여 복수의 제2의 서브-패턴을 연속적으로 형성하는 것에 의해 상기 기판상에서 상기 제1의 칩패턴을 중첩하는 상기 제2의 칩패턴을 형성하되, 상기 제2의 서브-패턴이 적어도 제2의 경계에서 상기 기판상에서 함께 결합되어 있는 형성공정을 포함하며, 상기 기판상에서 상기 적어도 제1의 경계의 각 위치는 상기 기판상의 적어도 제2의 경계의 각 위치와 상이하도록 한 상기 공정들에 의해 제조된다.
본 발명의 또 다른 특징에 의하면, 반도체 장치를 제조하기 위한 포토마스크세트는 제1의 칩패턴을 가지되, 상기 제1의 칩패턴은 제1의 위치에서 제1의 서브-패턴으로 분할되어, 상기 서브-패턴의 각각을 이용하여 연속적으로 상기 기판을 노광하는 것에 의해 상기 기판상에 상기 제1의 칩패턴을 형성하기 위한 제1의 포토마스크와,제2의 칩패턴을 가지되, 상기 제2의 칩패턴은 상기 제1의 위치와는 상이한 위치에서 제2의 서브-패턴으로 분할되어, 상기 서브-패턴의 각각을 이용하여 연속적으로 상기 기판을 노광하는 것에 의해 상기 기판상에서 상기 제2의 칩패턴을 형성하기 위한 제2의 포토마스크를 포함한다.
그러므로, 여기서 설명된 발명은 (1) 높은 제조율을 갖고 양호한 소자균일특성을 갖는 반도체 장치를 제조하는 방법을 제공하고, 그리고 (2) 큰 사이즈의 소자를 제조할 수 있는 포토마스크세트를 제공할 수 있도록 한다.
이하 첨부도면을 참고하여 본 발명의 실시예를 상세히 설명한다.
본 발명이 이제 일차원 고체촬상소자의 제조와 관련되어 설명될 것이다. 그러나, 본 발명이 반도체 장치의 다른 유형의 광범위한 변화의 제조에도 활용될 수 있으며, 고체촬상소자에 본질적으로 한정되지는 않는다는 것을 명심하여야 할 것이다.
제6도는, 부분적으로, 다른 제조 공정에서의 반도체 기판(1)에 형성된 2개의 패턴 혹은 층을 나타낸다. 제6도에서, 채널정지패턴(2)은 제1칩패턴이고 차광금속패턴(3)은 도시된 바와 같이 채널정지패턴(2)을 중첩하는 제2칩패턴이다.
채널정지패턴(2)은 일차원 고체촬상소자의 복수의 화소를 분리시키기 위한 영역을 한정한다. 차광금속패턴(3)은 빛을 통과시키는 각각의 화소에 대응하는 복수의 윈도우(3)를 결정한다. 채널정지패턴(2)과 차광금속패턴(3)은 고체촬상소자의 칩의 하나를 완성시키는 면적을 한정하는 기판(1)의 영역(4)에 형성된다. 따라서, 각각의 채널정지패턴(2)과 차광금속패턴(3)은 완성된 일차원 고체촬상소자에서 각 층을 형성하기 위한 칩패턴을 나타낸다.
다음에 설명되듯이 반도체 기판(1)은 제조 단계시에 형성된 복수의 칩, 결국은 분리되어 패키지되는 복수의 칩을 포함할 수 있다.
제6도에서와 같이, 채널정지패턴(2)은 x-축에 대하여 제1위치(5,6)에서 서브-패턴(2A,2B,2C)으로 나누어진다. 차광금속패턴(3)은 x-축에 대하여 제2위치(7,8)에서는 제외하고 서브-패턴(3A,3B,3C)으로 나누어진다. 제1위치(5,6)는 x-축에 대하여 각각의 제2위치(7,8)와 다르거나 혹은 그렇지않으면 오프셋한다. 그러므로, 채널정지패턴(2)과 차광금속패턴(3)은 나타나는 것처럼 각각 다른 위치에서 나누어진다.
제7A도는 본 발명에 따른 레티클(10)에서의 서브-패턴(2A,2B,2C)의 배열을 개략적으로 나타낸다. 레티클(10)은 그 위에 복합마스크패턴(11,12)을 포함한다. 복합마스크패턴(11)은 각각 y-축에 인접하여 배열된 두개의 서브-패턴(2A)과 두개의 서브-패턴(2C)으로 구성된다. 서브-패턴(2A,2C)은 각각 x-축 방향으로 형성된다.
복합마스크패턴(12)은 두개의 서브-패턴(2B)가 서로 인접하여 y-축 방향으로 배열된 패턴으로 구성된다. 레티클(10)에서의 패턴은 예를들면, 반도체 기상판에서 채널정지패턴이 실제 재생될때보다 레티클에서의 패턴이 5배 큰 5X로 확대되는 것이 바람직하다.
포토리소그래픽 과정시에 사용되는 감속광이 다음과 같이 반도체 기판상에서의 패턴의 크기를 감소시킬 것이다. 레티클(10)은 서브-패턴(2A,2B,2C)의 각각에 인접하여 형성되는 중첩패턴(14A,14B,14C)을 포함한다. 중첩패턴(14A,14B,14C)은 서브-패턴(2A,2B,2C)이 완전한 채널정지패턴(2)을 형성하기 위하여 결합될 때, 채널정지패턴(2)을 방지함에 있어서 더 좋은 연속성을 제공한다. 서브-패턴(2A,2B,2C)의 각각은 스크라이브부(13)에 의하여 분리된다. 경계부(15)는 복합마스크패턴(11,12)을 에워싼다. 경계부(15)는 빛을 차단하기 위하여 형성된다.
기판(10)이 스테퍼(step-and repeat camera)를 사용하여 레티클(10)과 결합하여 노출될때, 기판(1)상에 형성되는 서브-패턴(2A,2B,2C)은 스테퍼내에서 발생하는 렌즈 왜곡때문에 왜곡될 수 있다. 렌즈 왜곡에 기인한 서브-패턴(2A,2B,2C)의 왜곡은 스테퍼의 중심 광축, 즉 레티클(10)의 중심 o으로부터 서브-패턴(2A,2B,2C)까지의 거리에 비례한다.
알려진대로, 레티클(10)의 주변부는 렌즈 뒤틀림에 의하여 더 많은 영향을 받는다. 그러므로, 복합마스크패턴(11,12)이 가능한한 레티클(10)의 중심 o에 가깝게 형성되는 것이 바람직하다. 특히, 중심 o과 각 코너점 s1, s2, s3그리고 s4과의 거리가 실질적으로 서로 동일한 것이 바람직하다. 코너점 s1, s2, s3그리고 s4의 각각은 복합마스크패턴(11,12)에서 레티클(10)의 각 코너에 가장 가까운 지점으로 결정된다.
중심 o과 각 코너 s1, s2, s3그리고 s4사이의 거리를 일정하게 함으로써, 복합마스크패턴(11,12)을 구성하는 패턴이 세로 중심축 q와 가로 중심축 r에 대하여 사실상 대칭되게 형성된다.
서브-패턴(3A,3B,3C)은 서브-패턴(2A,2B,2C)에서와 완전히 동일한 방법으로 레티클(20)에 배열된다. 제7B도는 본 발명에 따른 레티클(20)상의 서브-패턴(3A,3B,3C)의 배열을 개략적으로 나타낸다. 레티클(20)은 그 위에 복합마스크패턴(21,21)을 포함한다. 복합마스크패턴(21)은 y-축에 대하여 각각 인접하게 배열된 두개의 서브-패턴(3A)과 두개의 서브-패턴(3C)으로 구성된다. 서브-패턴(3A,3C)은 각각 x-축 방향으로 형성된다. 복합마스크패턴(22)은 y-축 방향으로 서로 인접하게 배열된 두개의 서브-패턴(3B)으로 구성된다. 레티클(10)의 경우와 같이, 레티클(20)은 차광금속패턴(3)의 다섯배 큰 패턴을 가진다. 레티클(20)은 상기 설명한 바와 같이, 서브-패턴(3A,3B,3C)의 각각에 인접하게 형성된 중첩패턴(24A,24B,24C)을 포함한다. 서브-패턴(3A,3B,3C)는 스크라이브 라인을 한정하는 스크라이브부(23)에 의하여 분리된다. 경계부(25)는 복합마스크패턴(21,22)을 에워싼다.
상기 설명한 바와 같이, 복합마스크패턴(21,22)이 가능한한 레티클(20)의 중심 o에 가깝게 형성되는 것이 또한 바람직하다. 특히, 중심 o과 각 코너점 t1, t2, t3그리고 t4과의 거리가 서로 동일한 것이 바람직하다. 각 코너점 t1, t2, t3그리고 t4은 복합마스크패턴(21,22)에서 레티클(20)의 각 코너에 가장 가까운 점으로 정해진다.
중심 o과 각 코너점 t1, t2, t3그리고 t4간의 거리를 서로 동일하게 하는 것에 의하여 복합마스크패턴(21,22)을 구성하는 패턴은 중심축 q, r에 대하여 비교적 대칭되게 형성된다. 따라서, 서브-패턴(3C,3A)사이의 스크라이브 라인(23)은 레티클(10)에 배열된 스크라이브 라인(13)의 위치와는 다른 레티클(20)의 위치에 배열된다.
이하, 본 발명의 레티클(10,20)을 사용하는 반도체 장치의 제조방법이 설명된다.
레티클(10,20)과 결합하여 반도체 기판(1)을 노출시키기 위하여 스테퍼가 사용된다. 스테퍼는 투영좌표를 변화시키기위한 오프셋수단과, 레티클의 부분을 차광하기위한 블라인드수단과, 스텝-앤-리피트 형태로 기판을 노출시키기 위한 스텝-앤드-리피트 수단을 포함한다.
제8A도는 반도체 기판(1)상에 형성된 채널정지패턴(2)을 개략적으로 나타낸다.
제7A, 8A도를 참조로하여, 레티클(10,20)과 스테퍼를 사용하여 반도체 기판(1)을 노출시키는 방법이 이제 설명된다. 반도체 기판(1)은 처음에 레티클(10)을 사용하여 노출됨으로써 복합마스크패턴(12)이 스테퍼의 블라인드 수단을 사용하여 방사선원으로부터 차단되고, 서브-패턴(2C,2A)이 조사되어 반도체 기판상으로 이동된다.
그뒤, 투영좌표가 오프셋 수단을 사용하여 이동하고, 기판(1)이 복합마스크패턴(11)이 차단되는 레티클(10)을 사용하여 노출됨으로써, 서브-패턴(2B)이 서브-패턴(2A)와 이전에 반도체 기판(1)상에 형성된 서브-패턴(2C) 사이에 형성된다. 중첩패턴(14A,14B)은 서브-패턴(2B,2A)의 부분과 각각 중첩된다. 경계(17)는 서브-패턴(2A)의 가장자리와 서브-패턴(2B)의 가장자리 사이에 형성된다. 경계(17)는 제6도에서와 같이 위치(5)에 형성된다.
중첩패턴(14B,14C)은 또한 서브-패턴(2C,2B)의 부분과 각각 중첩된다. 경계(18)는 서브-패턴(2B)의 가장자리와 서브-패턴(2C)의 가장자리 사이에 형성된다. 경계(18)는 제6도에서와 같이 위치(6)에 형성된다. 이렇게하여, 서브-패턴(2A,2B,2C)을 구성하는 채널정지패턴(2)이 반도체 기판(1)에 형성된다. 서브-패턴(3A,3B,3C)을 구성하는 차광금속패턴(3)이 상기 설명한 것과 동일한 방법으로 형성된다. 차광금속패턴(3)은 서브-패턴(3A,3B)사이에 경계부(27)를, 서브-패턴(3B,3C)사이에 경계(28)를 포함한다. 경계(27,28)는 제6도에서와 같이 위치(7,8)에 각각 형성된다.
제9A, 9B도는 경계(17,27) 부근의 확대도를 나타낸다.
제9A도에서와 같이, 서브-패턴(2A,2B)의 이동은 반도체 기판에 대하여 스테퍼와 레티클(10,20)(제7A,7B도에 도시)의 다른 배열을 필요로 하기 때문에, 서브-패턴(2B)과 서브-패턴(2A)의 상대적 오정렬이 발생하여, 서브-패턴(2B)이 경계부(17)에서 서브-패턴(2A)과 관련하여 x-축과 y-축 양쪽에 대하여 오정렬될 수 있다.
그러나, 차광금속패턴(3)이 반도체 기판(1)상에 형성되는 것이 경계부(17)에서 단지 서브-패턴(3A)이 활용되는 것이기 때문에, 차광금속패턴(3)의 오정렬이 경계(17)에서는 발생하지 않을 것이다. 그러므로, 경계(17)에서의 수광부(31)는 채널정지패턴(2)의 오정렬에 의해서만 영향을 받는다.
반면, 제9B도에서와 같이, 서브-패턴(2A,2B)의 이동이 스테퍼와 레티클(10,20)의 다른 배열을 재요구하기 때문에, 서브-패턴(3A)에 대한 서브-패턴(3B)의 오정렬이 발생할 수 있고, 경계(27)에서 서브-패턴(3A)와 관련하여 y-축 방향으로 서브-패턴(3B)이 오정렬될 수도 있다. 또한, 서브-패턴(3A)의 라인폭 v이 서브-패턴(3B)의 라인폭 w과 다를 수 있다.
그러나, 채널정지패턴(2)이 단지 서브-패턴(2B)을 사용하여 경계(27)에서 이동되기 때문에, 채널정지패턴(2)의 오정렬은 경계(27)에서 발생하지 않을 것이다. 그러므로, 경계(27)에 형성된 수광부(31)는 단지 차광금속패턴(3)의 오정렬에 의해서만 영향을 받는다.
상기 설명된 것과 같이, 차광금속패턴(3)이 채널정지패턴이 나누어지는 위치와는 다른 위치에서 나누어지기 때문에, 채널정지패턴(2)의 경계(예를들면, 17 혹은 18) 또는 차광금속패턴(3)의 경계(예를들면, 27 혹은 28)는 수광부에 위치한다. 수광부의 면적은 채널정지패턴 혹은 차광금속패턴의 오정렬에 의하여 영향을 받는다. 그러므로, 수광부의 각 면적의 불균일이 더 많이 분포되어, 균일성을 증가시킨다.
제5도와 관련하여 상기 설명된 종래 기술에 따르면, 출력감도의 불균일은 3-5%의 범위내인 반면, 본 발명은 출력감도의 불균일을 1% 범위내로 만든다. 이 값은 실제적인 사용에 충분하다.
상기 언급된 실시예에서, 각 칩 패턴, 즉 채널정지패턴 혹은 차광금속패턴은 수광부가 위치하는 위치에서 나누어진다. 그러나, 칩패턴은 어떤 위치에서도 나누어질 수 있고, 몇개의 서브-패턴으로도 나누어질 수 있다. 더구나, 채널정지패턴과 차광금속패턴이외의 다른 층의 칩패턴은 서로 다른 위치에서 나누어질 수 있다. 예를들면, 고체촬상소자의 제조가 5층으로 구성되는 경우, 5층의 각각을 형성하는 칩패턴은 서로 다른 위치에서 나누어질 수 있다. 단지, 오정렬이 일어나는 경우 장치 특성에 심각한 영향을 미치는 특정 칩패턴만이 서로 다른 위치에서 나누어질 수 있다.
이 예에서, 일차원 고체촬상소자는 본 발명에 따라 설명된다. 그러나, 본 발명은 레티클을 계속하여 형성할 수 있을 정도로 큰 패턴을 가지는 어떠한 형태의 장치에도 적용될 수 있다.
본 발명의 영역과 정신을 벗어나지 않고, 다양한 변화가 쉽게 만들어질 수 있다는 것은 본 기술분야의 전문가들에게는 분명한 것이다. 따라서, 첨부된 청구범위가 여기 설명된 것을 제한하는 것이 아니라 넓게 해석되어야 할 것이다.

Claims (10)

  1. 반도체 장치의 제조방법에 있어서, 기판상에 제1의 칩패턴을 형성하기 위해 제1의 포토마스크를 사용하여 기판을 노광하되, 상기 제1의 칩패턴은 상기 제1의 포토마스크상의 제1위치에서 제1의 서브-패턴으로 분할되어서 상기 제1의 서브-패턴이 상기 기판상에서 결합되어 상기 제1의 칩패턴을 형성하도록 하는 노광공정과, 상기 기판상에 제2의 칩패턴을 형성하기 위해 제2의 포토마스크를 사용하여 상기 기판을 노광하되, 상기 제2의 칩패턴은 상기 제2의 포토마스크상의 제2의 위치에서 제2의 서브-패턴으로 분할되어서 상기 제2의 서브-패턴이 상기 기판상에서 결합되어 상기 제2의 칩패턴을 형성하도록 하는 노광공정을 포함하여, 상기 제2의 포토마스크상의 상기 제2의 위치는 상대적으로 상기 제1의 포토마스크상의 상기 제1의 위치와 상이한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 제1 및 제2의 포토마스크는 각각 상기 제1 및 제2의 서브-패턴의 각기의 내부에 그의 각 모서리에 가장 가까운 4개의 모서리점을 갖고, 상기 4개의 모서리점의 각기와 상기 각 포토마스크의 중심과의 거리 각각이 실질적으로 상호 동일한 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 기판상에 형성된 제1 및 제2의 칩패턴을 갖는 반도체 장치의 제조방법에 있어서, 상기 기판상에 상기 제1의 칩패턴을 형성하여 복수의 제1의 서브-패턴을 연속적으로 형성하는 것에 의해 상기 기판상에 상기 제1의 칩패턴을 형성하되, 상기 제1의 서브-패턴이 적어도 하나의 제1의 경계에서 상기 기판상에서 함께 결합되어 있는 형성 공정과, 상기 기판상에 상기 제2의 칩패턴을 형성하여 복수의 제2의 서브-패턴을 연속적으로 형성하는 것에 의해 상기 기판상에서 상기 제1의 칩패턴을 중첩하는 상기 제2의 칩패턴을 형성하되, 상기 제2의 서브-패턴이 적어도 하나의 제2의 경계에서 상기 기판상에서 함께 결합되어 있는 형성공정을 포함하여, 상기 기판상에서 상기 적어도 하나의 제1의 경계의 각 위치는 상기 기판상의 상기 적어도 하나의 제2의 경계의 각 위치와 상이한 것을 특징으로 하는 반도체 장치의 제조방법.
  4. 제3항에 있어서, 상기 제1 및 제2의 서브-패턴은 제1 및 제2의 포토마스크상에서 각각 형성되어 있되, 상기 제1 및 제2의 포토마스크는 각각 상기 제1 및 제2의 서브-패턴의 각기의 내부에 그의 각 모서리에 가장 가까운 4개의 모서리점을 갖고, 그리고 상기 4개의 모서리점의 각각과 상기 각 포토마스크의 중심과의 거리 각각은 실질적으로 상호 동일한 것을 특징으로 하는 반도체 장치의 제조방법.
  5. 기판상에 형성된 제1 및 제2의 칩패턴을 갖는 반도체 장치에 있어서, 상기 기판상에 상기 제1의 칩패턴을 형성하여 복수의 제1의 서브-패턴을 연속적으로 형성하는 것에 의해 상기 제1의 기판상에 상기 제1의 칩패턴을 형성하되, 상기 제1의 서브-패턴이 적어도 하나의 제1의 경계에서 상기 기판상에서 함께 결합되어 있는 형성 공정과, 상기 기판상에 상기 제2의 칩패턴을 형성하여 복수의 제2의 서브-패턴을 연속적으로 형성하는 것에 의해 상기 기판상에서 상기 제1의 칩패턴을 중첩하는 상기 제2의 칩패턴을 형성하되, 상기 제2의 서브-패턴이 적어도 하나의 제2의 경계에서 상기 기판상에서 함께 결합되어 있는 형성공정에 의해 제조되고, 상기 기판상의 상기 적어도 하나의 제1의 경계의 각 위치는 상기 기판상의 상기 적어도 하나의 제2의 경계의 각 위치와 상이한 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서, 상기 제1 및 제2의 서브-패턴은 제1 및 제2의 포토마스크상에서 각각 형성되어 있되, 상기 제1 및 제2의 포토마스크는 각각 상기 제1 및 제2의 서브-패턴의 각기의 내부에 그의 각 모서리에 가장 가까운 4개의 모서리점을 갖고, 그리고 상기 4개의 모서리점의 각각과 상기 각 포토마스크의 중심과의 거리 각각은 실질적으로 상호 동일한 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 반도체 장치는 고체촬상장치인 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 제1의 칩패턴은 채널정지패턴이고 그리고 상기 제2의 칩패턴은 차광금속패턴인 것을 특징으로 하는 반도체 장치.
  9. 반도체 장치를 제조하는데 사용하는 포토마스크세트에 있어서, 제1의 칩패턴을 가지되, 상기 제1의 칩패턴은 제1의 위치에서 제1의 서브-패턴으로 분할되어, 상기 서브-패턴의 각각을 이용하여 연속적으로 상기 기판을 노광하는 것에 의해 상기 기판상에 상기 제1의 칩패턴을 형성하기 위한 제1의 포토마스크와, 제2의 칩패턴을 가지되, 상기 제2의 칩패턴은 상기 제1의 위치와는 상이한 위치에서 제2의 서브-패턴으로 분할되어, 상기 서브-패턴의 각각을 이용하여 연속적으로 상기 기판을 노광하는 것에 의해 상기 기판상에서 상기 제2의 칩패턴을 형성하기 위한 제2의 포토마스크를 포함하는 것을 특징으로 하는 반도체 장치의 제조를 위한 포토마스크세트.
  10. 제9항에 있어서, 상기 제1 및 제2의 포토마스크는 각각 제1 및 제2의 서브-패턴의 각기의 내부에 그외 각 모서리에 가장 가까운 4개의 모서리점을 갖고, 상기 4개의 모서리점의 각기와 상기 각 포토마스크의 중심과의 거리 각각이 실질적으로 상호 동일한 것을 특징으로 하는 반도체 장치의 제조를 위한 포토마스크세트.
KR1019930021239A 1992-10-13 1993-10-13 서브-패턴을 갖는 레티클(reticle)과 이를 사용하는 노광방법 KR970008330B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-273913 1992-10-13
JP4273913A JP2912505B2 (ja) 1992-10-13 1992-10-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR970008330B1 true KR970008330B1 (ko) 1997-05-23

Family

ID=17534318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021239A KR970008330B1 (ko) 1992-10-13 1993-10-13 서브-패턴을 갖는 레티클(reticle)과 이를 사용하는 노광방법

Country Status (5)

Country Link
US (1) US5451488A (ko)
EP (1) EP0593274B1 (ko)
JP (1) JP2912505B2 (ko)
KR (1) KR970008330B1 (ko)
DE (1) DE69332773T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494749B2 (en) * 2000-02-04 2009-02-24 Advanced Micro Devices, Inc. Photolithography using interdependent binary masks
US6541166B2 (en) 2001-01-18 2003-04-01 International Business Machines Corporation Method and apparatus for lithographically printing tightly nested and isolated device features using multiple mask exposures
JP5214904B2 (ja) * 2007-04-12 2013-06-19 ルネサスエレクトロニクス株式会社 固体撮像素子の製造方法
JP2014153596A (ja) * 2013-02-12 2014-08-25 Renesas Electronics Corp 半導体装置およびその製造方法、ならびにマスク
WO2017199728A1 (ja) * 2016-05-18 2017-11-23 パナソニック・タワージャズセミコンダクター株式会社 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3173277D1 (en) * 1980-12-29 1986-01-30 Fujitsu Ltd Method of projecting circuit patterns
JPS59133546A (ja) * 1983-01-21 1984-07-31 Hitachi Ltd 半導体装置製造用マスク
JP2720441B2 (ja) * 1988-01-21 1998-03-04 ソニー株式会社 電荷転送装置のパターン形成法
GB8803171D0 (en) * 1988-02-11 1988-03-09 English Electric Valve Co Ltd Imaging apparatus
JP2624570B2 (ja) * 1990-10-25 1997-06-25 シャープ株式会社 固体撮像素子の製造方法

Also Published As

Publication number Publication date
JP2912505B2 (ja) 1999-06-28
US5451488A (en) 1995-09-19
JPH06124869A (ja) 1994-05-06
DE69332773T2 (de) 2004-02-12
EP0593274A1 (en) 1994-04-20
EP0593274B1 (en) 2003-03-19
DE69332773D1 (de) 2003-04-24

Similar Documents

Publication Publication Date Title
US6114072A (en) Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same
EP0472217B1 (en) Method of manufacturing semiconductor devices
US6325516B1 (en) Exposure apparatus and field stop thereof
US5922495A (en) Mask for use in stitching exposure process
US5286584A (en) Method of manufacturing a device and group of masks for this method
KR970008330B1 (ko) 서브-패턴을 갖는 레티클(reticle)과 이를 사용하는 노광방법
KR0143707B1 (ko) 마스크 가장자리에서 투과되는 광의 강도를 보상하기 위한 위상반전 마스크
JPH08278626A (ja) 位相シフトマスクの減衰用自己整合不透明領域の製造方法
US6544695B2 (en) Photomask set for photolithographic operation
KR100464740B1 (ko) 마스터 마스크를 이용하여 레티클에 ｉｃ 칩의 패턴을형성하기 위한 노광 방법
KR100280035B1 (ko) 위상쉬프트 포토마스크
JP3957504B2 (ja) フォトマスク及び半導体装置の製造方法
US4806987A (en) Projection-exposing apparatus
US7026106B2 (en) Exposure method for the contact hole
KR100853801B1 (ko) 반도체 소자의 마스크 및 그를 이용한 패터닝 방법
US5173380A (en) Photomask
JP2624570B2 (ja) 固体撮像素子の製造方法
US5928814A (en) Photomask controlling transmissivity by using an impurity-containing film formed on a transparent substrate
JPH02135343A (ja) マスク
US6503665B1 (en) Phase shift mask and semiconductor device fabricated with the phase shift mask
JPH06181164A (ja) 露光方法及び露光装置
JPH09329888A (ja) 位相シフトマスクパターン
JP3387224B2 (ja) ホトマスク及びパタン形成方法
JPH08220732A (ja) 露光マスク
JP2701422B2 (ja) パターン転写方法と装置及びマスク

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081010

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee