KR970003684A - 모스 전계 효과 트랜지스터 및 그 제조 방법 - Google Patents

모스 전계 효과 트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR970003684A
KR970003684A KR1019950016021A KR19950016021A KR970003684A KR 970003684 A KR970003684 A KR 970003684A KR 1019950016021 A KR1019950016021 A KR 1019950016021A KR 19950016021 A KR19950016021 A KR 19950016021A KR 970003684 A KR970003684 A KR 970003684A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
mos field
semiconductor substrate
source
Prior art date
Application number
KR1019950016021A
Other languages
English (en)
Other versions
KR0161733B1 (ko
Inventor
최주선
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950016021A priority Critical patent/KR0161733B1/ko
Publication of KR970003684A publication Critical patent/KR970003684A/ko
Application granted granted Critical
Publication of KR0161733B1 publication Critical patent/KR0161733B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스 전계 효과 트랜지스터에 관한 것으로, 모스 전계 효과 트랜지스터에 의하면 트랜지스터의 소오스와 드레인 사이에 있는 반도체기판의 일정부분을 식각하여 경사지도록 형성하거나 계단 지도록 단차를 형성함으로써, 채널길이를길게하여 펀치 쓰루(punch-through) 현상을 방지하는 이점을 제공함으로 메모리 셀을 고집적화 하는 데 유용한 기술이다.

Description

모스 전계 효과 트랜지스터 및 그 제조 방버
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3A도 내지 제3G도는 본 발명의 제1실시예에 따라 모스 전계 효과 트랜지스터를 제조하는 제조 공정도.

Claims (7)

  1. 모스 전계 효과 트랜지스터에 있어서, 반도체 기판에 소오스와 드레인 영역 사이에 단차가 발생된 채널영역이 구비되고, 상기 반도체 기판 표면에 게이트 산화막이 형성되고, 상기 채널영역 상부에 게이트가 형성되는 것을 특징으로 하는 모스 전계 효과 트랜지스터.
  2. 제1항에 있어서, 상기 소오스와 드레인 사이에 발생된 단차가 한단 또는 다단으로 구비된 것을 특징으로하는 모스 전계 효과 트랜지스터.
  3. 제1항에 있어서, 상기 소오스와 드레인 사이에 발생된 단차가 일정각도로 경사지도록 형성된 것을 특징으로 하는 모스 전계 효과 트랜지스터.
  4. 모스 전계 효과 트랜지스터의 제조 방법에 있어서, 반도체 기판의 상부에 산화막을 형성하는 공정과, 예정된 소오스와 드레인 지역 사이에서 단차가 지도록 반도체 기판의 일정부분을 식각하는 공정과, 상기 산화막을 제거하고반도체 기판 표면에 게이트 산화막을 형성하는 공정과, 상기 게이트 산화막 상부에 게이트를 형성하는 공정과, 게이트 상측 하부의 반도체 기판에 소오스, 드레인을 형성하는 공정을 포함하는 것을 특징으로 하는 모스 전계 효과 트랜지스터.
  5. 제4항에 있어서, 상기 산화막의 두께가 200~300Å인 것을 특징으로 하는 모스 전계 효과 트랜지스터의 제조방법.
  6. 제2항에 있어서, 상기 반도체 기판의 일정부분을 식각하여 단차가 발생되게 한 후에, 다시 단차가 진 부분의 반도체 기판의 일정부분을 식각하여 두단의 단차가 발생하도록 하는 것을 특징으로 하는 모스 전계 효과 트랜지스터의 제조방법.
  7. 제2항에 있어서, 상기 반도체 기판의 일정부분을 식각하여 단차가 발생되도록 할 때 소오스와 드레인 사이의 일정부분이 경사지도록 그루브 식각하는 것을 특징으로 하는 모스 전계 효과 트랜지스터의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950016021A 1995-06-16 1995-06-16 모스 전계 효과 트랜지스터 및 그 제조방법 KR0161733B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016021A KR0161733B1 (ko) 1995-06-16 1995-06-16 모스 전계 효과 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016021A KR0161733B1 (ko) 1995-06-16 1995-06-16 모스 전계 효과 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR970003684A true KR970003684A (ko) 1997-01-28
KR0161733B1 KR0161733B1 (ko) 1999-02-01

Family

ID=19417313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016021A KR0161733B1 (ko) 1995-06-16 1995-06-16 모스 전계 효과 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR0161733B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264830B1 (ko) * 1998-02-02 2000-10-02 허남용 자동차용 폐범퍼의 재활용 처리방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100636680B1 (ko) 2005-06-29 2006-10-23 주식회사 하이닉스반도체 리세스 게이트 및 비대칭 불순물영역을 갖는 반도체소자 및그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264830B1 (ko) * 1998-02-02 2000-10-02 허남용 자동차용 폐범퍼의 재활용 처리방법

Also Published As

Publication number Publication date
KR0161733B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR970003684A (ko) 모스 전계 효과 트랜지스터 및 그 제조 방법
KR970054438A (ko) 경사진 게이트 산화막을 갖는 전력용 모스 소자 및 그 제조 방법
KR970008571A (ko) 모스 전계 효과 트랜지스터 및 그 제조방법
KR970053103A (ko) 모스트랜지스터 제조 방법
KR940010272A (ko) 반도체소자의 스페이서 형성방법
KR960036142A (ko) 박막트랜지스터 구조 및 제조방법
KR970054267A (ko) 플레쉬 메모리 소자 및 그 제조방법
KR920022552A (ko) 라운드 트랜치 게이트를 갖는 반도체메모리소자의 제조방법
KR980005893A (ko) 반도체 소자의 트랜지스터 제조 방법
KR900004035A (ko) 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법
KR960026558A (ko) 반도체 소자의 소자분리막 형성방법
KR950021269A (ko) 반도체 소자의 소오스/드레인 형성 방법
KR970053068A (ko) 반도체 소자의 제조방법
KR970053090A (ko) 반도체 소자의 트랜지스터 제조방법
KR980005881A (ko) 반도체 소자의 제조방법
KR930006982A (ko) 모스펫 (mosfet) 제조 방법
KR920018877A (ko) n및 p모스패트 제조방법
KR970024175A (ko) 반도체장치 및 그 제조방법
KR970054189A (ko) 반도체장치 제조방법
KR970030513A (ko) 모스펫 제조 방법
KR930020716A (ko) Itldd 구조의 반도체장치의 제조방법
KR970018697A (ko) 트렌치형 트랜지스터의 제조방법
KR950030381A (ko) 다결정실리콘 소오스, 드레인(source, drain)을 갖는 상보형 트랜지스터 및 그 제조방법
KR960002489A (ko) 반도체 소자의 금속 콘택 형성방법
KR970052785A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee