KR970003256A - 플래쉬 메모리장치 - Google Patents

플래쉬 메모리장치 Download PDF

Info

Publication number
KR970003256A
KR970003256A KR1019950017265A KR19950017265A KR970003256A KR 970003256 A KR970003256 A KR 970003256A KR 1019950017265 A KR1019950017265 A KR 1019950017265A KR 19950017265 A KR19950017265 A KR 19950017265A KR 970003256 A KR970003256 A KR 970003256A
Authority
KR
South Korea
Prior art keywords
flash memory
memory device
string
select transistor
gate electrode
Prior art date
Application number
KR1019950017265A
Other languages
English (en)
Inventor
권기호
김장래
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950017265A priority Critical patent/KR970003256A/ko
Priority to JP15568196A priority patent/JPH0917982A/ja
Publication of KR970003256A publication Critical patent/KR970003256A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

플래쉬 메모리장치가 개시되어 있다. 본 발명은 스트링 선택라인 및 접지 선택라인을 각각 스트링 선택 트랜지스터의 제어게이트 전극 및 접지 선택 트랜지스터의 제어게이트 전극에만 연결시키어 형성함으로써, 상기 스트링 선택라인 및 상기 접지 선택라인의 저항과 이들이 연결되어 형성되는 기생용량을 크게 감소시킨다. 본 발명에 의하면, 원하는 셀을 포함하는 스트링을 선택할 경우 상기 스트링 선택라인 및 상기 접지 선택라인에 의한 전기적인 신호의 지연시간을 감소시킬 수 있다.

Description

플래쉬 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 의한 플래쉬 메모리장치의 셀 어레이 영역의 일부분을 도시한 개요도(schematic diagram)이다. 제4도는 제3도의 경로(Q)에 대한 등가회로도이다.

Claims (4)

  1. 복수의 메모리 셀, 하나의 접지 선택 트랜지스터, 및 하나의 스트링 선택 트랜지스터가 직렬로 배열되어 구성되고, 상기 메모리 셀, 접지 선택 트랜지스터, 및 스트링 선택 트랜지스터는 부유게이트와 제어게이트 전극이 차례로 적충된 구조를 가지는 복수의 스트링, 상기 스트링을 선택하기 위한 복수의 접지 선택라인과 스트링 선택라인, 상기 스트링 선택 트랜지스터와 연결된 비트라인, 및 상기 메모리 셀과 연결된 워드라인을 포함하는 플래쉬 메모리장치에 있어서, 적어도 하나의 상기 접지 선택라인을 상기 접지 선택 트랜지스터의 제어게이트 전극에만 연결시키는 수단, 및/또는 적어도 하나의 상기 스트링 선택라인을 상기 스트링 선택 트랜지스터의 제어게이트 전극에만 연결시키는 수단을 포함하는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 제1항에 있어서, 상기 부유게이트는 도우핑된 폴리실리콘층으로 구성하는 것을 특징으로 하는 플래쉬 메모리장치.
  3. 제1항에 있어서, 상기 제어게이트 전극은 저저항성 도전층으로 구성하는 것을 특징으로 하는 플래쉬 메모리장치.
  4. 제3항에 있어서, 상기 저저항성 도전층은 텅스텐 폴리사이드층인 것을 특징으로 하는 플래쉬 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950017265A 1995-06-24 1995-06-24 플래쉬 메모리장치 KR970003256A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019950017265A KR970003256A (ko) 1995-06-24 1995-06-24 플래쉬 메모리장치
JP15568196A JPH0917982A (ja) 1995-06-24 1996-06-17 フラッシュメモリ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950017265A KR970003256A (ko) 1995-06-24 1995-06-24 플래쉬 메모리장치

Publications (1)

Publication Number Publication Date
KR970003256A true KR970003256A (ko) 1997-01-28

Family

ID=19418153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950017265A KR970003256A (ko) 1995-06-24 1995-06-24 플래쉬 메모리장치

Country Status (2)

Country Link
JP (1) JPH0917982A (ko)
KR (1) KR970003256A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100650817B1 (ko) * 2004-04-19 2006-11-27 에스티마이크로일렉트로닉스 엔.브이. 난드형 플래쉬 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
JPH0917982A (ja) 1997-01-17

Similar Documents

Publication Publication Date Title
KR970006225B1 (ko) 반도체 독출전용 메모리
KR950027845A (ko) 반도체 메모리장치
KR850004877A (ko) 배선 지연이 적은 배선 및 데코우더를 가진 반도체 메모리
WO2005083715A1 (en) Multi-layer memory arrays
KR920008928A (ko) 1개의 트랜지스터 메모리 셀의 어레이를 갖고 있는 전기적으로 소거가능하고 프로그램가능한 판독 전용 메모리
KR840003146A (ko) 다이나믹(Dynamic) RAM 집적회로 장치
US6067249A (en) Layout of flash memory and formation method of the same
KR940022836A (ko) 낸드형 쎌 구조를 가지는 불휘발성 반도체집적회로
KR920022304A (ko) 과 소거 방지 수단을 가진 트랜지스터 셸 플래쉬 메모리 어레이
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
EP0023655A2 (en) Semiconductor memory device
KR920017118A (ko) 불휘발성 반도체 기억장치
US4584669A (en) Memory cell with latent image capabilities
KR970003256A (ko) 플래쉬 메모리장치
KR950002072A (ko) 불휘발성 반도체 기억장치
KR980006297A (ko) 다중 레벨 도전체 워드라인 스트래핑 방법
US4802121A (en) Memory array with partitioned bit lines
KR960036050A (ko) 비휘발성 메모리 장치의 셀 어레이 레이아웃 방법
US20240071516A1 (en) Discharge circuits
KR940022852A (ko) 반도체기억장치
JP3022058B2 (ja) 半導体メモリ装置
JP3458505B2 (ja) 半導体メモリ装置
KR980006298A (ko) 정합 지연 워드선 스트랩
KR960043244A (ko) 불휘발성 메모리 장치의 레이아웃 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application