KR960706725A - 스프레드 스펙트럼 다중 액세스 통신시스템용 다중경로 탐색 프로세서(multipath search processor for a spread spectrum multiple access communication system) - Google Patents

Abstract

스프레드 스펙트럼을 위한 모뎀에 사용된 집적된 탐색 프로세서는 시스템 버퍼 수신 샘플을 통신하며 버퍼로부터의 연속적인 오프셋상에서 동작하는 시간 슬라이스 변환 프로세서를 이용한다. 탐색 프로세서는 마이크로 프로세서 지정 탐색 파라미터 세트로 구성된 탐색을 통해 스텝하며, 이 파라미터는 탐색을 위한 안테타 그룹과, 탐색을 위한 탐색 윈도우의 시작 오프셋 및 폭과, 각각의 오프셋에서 결과치를 누산하기 위해 월시심볼의 수를 포함한다. 탐색 프로세서는 각각의 오프셋에서 상관 에너지를 계산하며 복조 엘리먼트 재정렬을 위해 사용하는 탐색에서 찾은 최상의 경로의 요약 리포트를 표시한다. 이것은 마이크로프로세서의 탐색과정 관련 작업량을 감소시키며 단일 IC에서 발생된 완전한 채널 엘리먼트 모뎀을 허용함으로서 모뎀비용을 줄인다.

Description

스프레드 스펙트럼 다중 액세스 통신시스템용 다중경로 탐색 프로세서(MULTIPATH SEARCH PROCESSOR FOR A SPREAD SPECTRUM MULTIPLE ACCESS COMMUNICATION SYSTEM)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제5도는 탐색 프로세서의 블럭도.

Claims (35)

1. 공통 주파수밴드를 공유하는 스프레드 스펙트럼 변조된 호출신호의 그룹으로 구성된 신호를 수신하는 집적 탐색 프로세서에 있어서, 소정 길이를 가진 그룹에서 전송율을 가진 일련의 심볼로 인코딩된 일련의 비트를 각각 포함하는 상기 스프레드 스펙트럼 변조된 호출신호의 그룹의 제한된 수의 데이타 샘플을 기억하기 위한 샘플 버퍼를 포함하는데, 상기 데이타 샘플은 상기 전송율에 대응하는 비율로 기억되며; 상기 스프레드 스펙트럼 변조된 호출신호의 그룹에서 적어도 하나의 호출신호를 변조하기 위해 사용된 PN 시퀸스에 대응하는 제한 된 수의 PN 시퀸스 데이타 칩을 기억하기 위한 PN 시퀸스 버퍼와; 상기 샘플 버퍼에 기억된 상기 스프레드 스펙트럼 호출신호의 그룹에 대한 상기 데이타 샘플의 일부분을 상기 PN 시퀸스 버퍼에 기억된 상기 PN 시퀸스 데이터칩의 일부분과 상관시키며, 단일 심볼에 대응하는 상관된 출력을 발생시키는 디스프레더와; 상기 일련의 비트의 추정을 발생시키기 위해 상기 상관된 출력을 디코딩하며, 상기 전송율보다 높은 비율로 상기 상관된 출력을 디코딩하는 변환엔진을 포함하는 것을 특징으로 하는 집적 탐색 프로세서.
2. 제1항에 있어서, 상기 샘플 버퍼는 상기 데이타 샘플 중 두개의 심볼을 기억시킬 수 있으며, 상기 PN 시퀸스 버퍼는 상기 PN 시퀸스 데이타 칩 중 4개의 심볼을 기억할 수 있는 것을 특징으로 하는 집적 탐색 프로세서.
3. 제1항에 있어서, 상기 일련의 심볼에서 각각의 심볼은 일련의 코드 비트로 구성되며, 상기 적어도 하나의 호출신호에서 상기 각각의 코드비트는 상기 다수의 PN 시퀸스 데이타칩에 의해 변조되며, 상기 샘플버퍼에 기억된 상기 제한된 수의 데이타 샘플은 두개의 상기 데이타 샘플이 상기 각각의 PN 시퀸스 데이타칩을 위해 기억되는 것을 특징으로 하는 집적 탐색 프로세서.
4. 제1항에 있어서, 상기 일련의 비트의 추정은 상기 소정길이를 가진 그룹에 대한 각각 가능한 값에 대응하는 확률을 포함하며, 상기 추정을 수신하며 상기 상관된 출력의 최대 에너지 레벨을 나타내는 소프트 결정 출력값을 제공하는 최대 검출기를 더 포함하는 것을 특징으로 하는 집적 탐색 프로세서.
5. 제1항에 있어서, 상기 변환엔진이 상기 상관된 출력을 디코딩하는 상기 비율은 상기 전송율보다 32배 더 높은 것을 특징으로 하는 집적 탐색 프로세서.
6. 제1항에 있어서, 디스프레드 호출 데이타를 발생시키는 복조 엘리먼트를 더 포함하고, 상기 변환엔진은 상기 디스프레드 호출 데이타를 디코딩하는 것을 특징으로 하는 집적 탐색 프로세서.
7. 제1항에 있어서, 상기 일련의 비트는 상기 소정길이를 가진 그룹으로 인코딩된 월시인 것을 특징으로 하는 집적 탐색 프로세서.
8. 제7항에 있어서, 상기 변환엔진은 고속 하마다드 변환기인 것을 특징으로 하는 집적 탐색 프로세서.
9. 제4항에 있어서, 상기 결정 출력값중 하나를 연속적으로 합산하는 누산기를 더 포함하는 것을 특징으로 하는 집적 탐색 프로세서.
10. 제1항에 있어서, 신호화 정보를 제공하는 탐색 제어기를 더 포함하는 것을 특징으로 하는 집적 탐색 프로세서.
11. 제9항에 있어서, 상기 다수의 일련의 심볼은 전력제어 그룹으로 분류되며, 상기 전력 제어 그룹에서 각각의 심볼은 공통 전송 전력레벨을 가지는 것을 특징으로 하는 집적 탐색프로세서.
12. 제11항에 있어서, 상기 누산기는 공통 전력 제어그룹을 가진 심볼에 대응하는 상기 소프트 결정 출력값을 합산하는 것을 특징으로 하는 집적 탐색 프로세서.
13. 제1항에 있어서, 상기 디스프레더는 상기 전송율보다 더 높은 비율로 상기 상관된 출력을 발생시키며, 상기 각각의 상관된 출력은 제로 오프셋 기준시간으로부터의 시간지연 오프셋에 대응하는 것을 특징으로 하는 집적 탐색 프로세서.
14. 제10항에 있어서, 상기 샘플 버퍼는 짝수 및 홀수 샘플 버퍼로 구성되며, 만일 이전 데이타 샘플이 상기 짝수 샘플 버퍼에 기억된다면 다음 데이타 샘플은 상기 홀수 샘플 버퍼에 기억되며, 만일 이전 데이타 샘플이 상기 홀수 샘플 버퍼에 기억된다면 다음 데이타 샘플은 상기 짝수 샘플 버퍼에 기억되는 것을 특징으로 하는 집적 탐색 프로세서.
15. 제1항에 있어서, 상기 일련의 심볼에서 각각의 심볼은 일련의 코드 비트로 구성되며, 상기 적어도 하나의 호출신호에서, 상기 각각의 코드비트는 상기 4개의 PN 시퀸스 데이타 칩에 의해 변조되며, 상기 샘플 버퍼에 기억된 상기 제한된 수의 데이타 샘플은 상기 두개의 데이타 샘플이 상기 각각의 PN 시퀸스 데이타 칩을 위해 기억되도록 기억되며, 각각의 샘플은 4개의 비트로 이루어진 것을 특징으로 하는 집적 탐색 프로세서.
16. 모뎀 마이크로프로세서의 제어하에서 동작하는 모뎀에서 공통 주파수 밴드를 공유하는 스프레드 스펙트럼 호출신호의 그룹으로 구성된 신호를 수신하여 제로 오프셋 기준시간으로부터의 경로지연 시간 오프셋에서 호출신호 세기를 결정하기 위해 상기 그룹으로부터 상기 호출신호 중 하나를 격리하는 방법에 있어서, PN 시퀸스 버퍼에 PN 시퀸스 데이타 비트를 기억하는 단계와; 제한된 크기를 가진 샘플 버퍼에 호출신호샘플의 제1수신세트를 기억하는 단계와; 제1디스프레드 출력을 발생시키기 위해 상기 PN 시퀸스 버퍼로부터의 PN 시퀸스 데이타 비트에 대한 제1세트로 제1경로 지연시간에 대응하는 상기 샘플 버퍼로부터의 상기 호출신호샘플에 대한 제1소정길이 세트를 디스프레딩하는 단계와; 상기 샘플버퍼에 호출신호샘플의 제2수신세트를 기억하는 단계와; 제2디스프레드 출력을 발생시키기 위해 상기 PN 시퀸스 버퍼로부터의 PN 시퀸스 데이타 비트에 대한 제1세트로 제2경로 지연시간에 대응하는 상기 샘플 버퍼로부터의 상기 호출신호샘플에 대한 제2소정길이 세트를 디스프레딩하는 단계를 포함하는데; 호출신호샘플의 상기 제2소정길이 세트는 호출신호샘플의 상기 제1소정길이 세트와 동일한 다수의 호출신호샘플을 포함하며, 호출신호샘플의 상기 제1 및 제2수신세트의 길이는 호출신호샘플의 상기 제1 및 제2소정길이 세트에 대한 소정 길이의 일부분인 것을 특징으로 하는 방법.
17. 제16항에 있어서, 상기 샘플버퍼로부터 호출신호샘플의 상기 제1소정길이 세트를 디스프레딩하는 단계는 상기 제1경로 지연시간에 상기 신호세기를 평가하기 위해서 상기 샘플버퍼에서 이용할 수 있는 다수의 유효 호출신호샘플이 존재할 때 조절되는 것을 특징으로 하는 방법.
18. 제16항에 있어서, 상기 호출신호샘플을 공급하기 위해 다수의 이용가능한 안테나로부터 안테나를 선택하는 단계를 더 포함하는 것을 특징으로 하는 방법.
19. 제16항에 있어서, 상기 샘플 버퍼에 호출 신호샘플의 제3수신세트를 기억하는 단계와; 제3디스프레드 출력을 발생시키기 위해 상기 PN 시퀸스 버퍼로부터의 PN 시퀸스 데이타 비트에 대한 제1세트로 제3경로 지연 시간에 대응하는 상기 샘플 버퍼로부터의 상기 호출신호샘플의 제3소정길이 세트를 디스프레딩하는 단계와; 상기 샘플버퍼에 호출신호샘플의 제4수신세트를 기억하는 단계와; 제4디스프레드 출력을 발생시키기 위해 상기 PN 시퀸스 버퍼로부터의 PN 시퀸스 데이타 비트에 대한 제2세트로 제4경로 지연시간에 대응하는 상기 샘플 버퍼로부터의 상기 호출신호샘플의 제2소정길이 세트를 디스프레딩하는 단계를 더 포함하는데; 호출신호샘플의 상기 제4소정길이 세트는 호출신호샘플의 상기 제3소정길이 세트와 동일한 다수의 호출신호샘플을 포함하며, 호출신호샘플의 상기 제3 및 제4수신세트의 길이는 호출신호샘플의 상기 제1 및 제2소정길이 세트에 대한 소정길이의 일부분인 것을 특징으로 하는 방법.
20. 제19항에 있어서, 상기 제1디스프레드 출력에 대응하는 제1호출 신호 세기를 결정하는 단계와; 상기 제2디스프레드 출력에 대응하는 제2호출신호 세기를 결정하는 단계와; 상기 제3디스프레드 출력에 대응하는 제3호출신호 세기를 결정하는 단계와; 상기 제4디스프레드 출력에 대응하는 제4호출신호 세기를 결정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
21. 제20항에 있어서, 상기 제1호출신호 세기 및 상기 제3호출신호 세기를 합산하는 단계와; 상기 제2호출신호 세기 및 상기 제4호출신호 세기를 합산하는 단계를 포함하는데; 상기 제1경로지연시간은 상기 제3경로지연 시간과 동일하며, 상기 제2경로지연 시간은 상기 제4경로지연 시간과 동일한 것을 특징으로 하는 방법.
22. 제21항에 있어서, 상기 모뎀 마이크로프로세서에 가장 큰 합산 결과치를 제공하는 단계를 더 포함하는 것을 특징으로 하는 방법.
23. 제20항에 있어서, 상기 제1호출신호세기를 결정하는 상기 단계는 소프트 결정 데이타를 발생시키기 위해 고속 하다마르 변환을 사용하여 상기 제1디스프레드 출력을 디코딩하는 단계를 포함하는 것을 특징으로 하는 방법.
24. 제16항에 있어서, 상기 각각의 스프레드 스펙트럼 변조된 호출신호는 소정 길이를 가진 그룹에서 일련의 코드비트로 구성된 일련의 심볼로 인코딩된 일련의 비트를 포함하는 것을 특징으로 하는 방법.
25. 제24항에 있어서, 상기 일련의 비트는 인코딩된 월시이며, 상기 일련의 심볼은 원시 심볼인 것을 특징으로 하는 방법.
26. 제24항에 있어서, 상기 하나의 격리된 호출 신호의 각각의 상기 코드비트는 상기 다수의 PN 시퀸스 데이타 비트에 의해 변조되는 것을 특징으로 하는 방법.
27. 제24항에 있어서, 상기 하나의 고립된 호출신호의 상기 각각의 코드 비트는 상기 4개의 PN 시퀸스 데이타 비트에 의해 변조되는 것을 특징으로 하는 방법.
28. 제27항에 있어서, 두개의 호출신호샘플은 각각의 PN 시퀸스 데이타 비트를 위한 상기 샘플버퍼에 기억되는 것을 특징으로 하는 방법.
29. 제24항에 있어서, 상기 제한된 크기의 상기 샘플 버퍼는 데이타 샘플 중 두개의 심볼에 대응하는 것을 특징으로 하는 방법.
30. 제24항에 있어서, 상기 PN 시퀸스 데이타 버퍼는 PN 시퀸스 데이타 비트 중 4개의 심볼을 기억할 수 있는 것을 특징으로 하는 방법.
31. 제24항에 있어서, 호출신호의 제1소정길이 세트는 데이타 중 한 심볼에 대응하는 것을 특징으로 하는 방법.
32. 제24항에 있어서, 호출신호샘플의 제1수신세트는 심볼의 1/32에 대응하는 것을 특징으로 하는 방법.
33. 제16항에 있어서, 호출신호샘플의 상기 제1 및 제2수신세트를 기억하는 상기 단계에서, 호출신호샘플의 상기 제1 및 제2수신세트는 호출신호샘플이 전송되는 비율과 동일한 비율로 기억되는 것을 특징으로 하는 방법.
34. 제24항에 있어서, 상기 일련의 샘플은 전력제어 그룹에 함께 그룹되며, 공통 전력제어 그룹에서 각각의 심볼은 소정 전력레벨로 전송되는 것을 특징으로 하는 방법.
35. 제24항에 있어서, 제3디스프레드 출력을 발생시키기 위해 상기 PN 시퀸스 버퍼로부터의 PN 시퀸스 데이타 비트에 대한 제2세트로 제3경로 지연시간에 대응하는 상기 샘플 버퍼로부터의 상기 호출신호샘플의 제3 소정길이 세트를 디스프레딩하는 단계와; 제4디스프레드 출력을 발생시키기 위해 상기 PN 시퀸스 버퍼로부터의 PN 시퀸스 데이타 비트에 대한 제2세트로 제4경로 지연시간에 대응하는 상기 샘플 버퍼로부터의 상기 호출신호샘플의 제4소정길이 세트를 디스프레딩하는 단계를 포함하는데, 호출신호샘플의 상기 제4소정길이 세트는 호출신호샘플의 상기 제3소정길이 세트와 동일한 다수의 호출신호샘플을 포함하며; 상기 제1디스프레드 출력에 대응하는 제1호출신호 세기를 결정하는 단계와; 상기 제2디스프레드 출력에 대응하는 제2호출신호 세기를 결정하는 단계와; 상기 제3디스프레드 출력에 대응하는 제3호출신호 세기를 결정하는 단계와; 상기 제4디스프레드 출력에 대응하는 제4호출신호 세기를 결정하는 단계와; 상기 제1호출신호 세기 및 상기 제3호출신호 세기를 합산하는 단계와; 상기 제2호출신호 세기 및 상기 제4호출신호 세기를 합산하는 단계를 포함하는데, 상기 제1경로지연시간은 상기 제3경로 지연 시간과 동일하며, 상기 제2경로지연시간은 상기 제4경로지연 시간과 동일하며, 호출신호샘플의 상기 제1소정길이 세트 및 호출신호샘플의 상기 제3소정길이 세트는 공통 전력제어 그룹에 대응하는 것을 특징으로 하는 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.