KR960705410A - 폴딩 아날로그-디지탈 변환기용 폴딩 단(Folding stage for a folding analog-to-digital converter) - Google Patents

폴딩 아날로그-디지탈 변환기용 폴딩 단(Folding stage for a folding analog-to-digital converter)

Info

Publication number
KR960705410A
KR960705410A KR1019960701278A KR19960701278A KR960705410A KR 960705410 A KR960705410 A KR 960705410A KR 1019960701278 A KR1019960701278 A KR 1019960701278A KR 19960701278 A KR19960701278 A KR 19960701278A KR 960705410 A KR960705410 A KR 960705410A
Authority
KR
South Korea
Prior art keywords
coupled
node
folding
summing node
transistor
Prior art date
Application number
KR1019960701278A
Other languages
English (en)
Inventor
게라르두스 빌헬무스 베네스 아르놀두스
나투아 브람
Original Assignee
요트.게.아. 롤페즈
필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR960705410A publication Critical patent/KR960705410A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/141—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit in which at least one step is of the folding type; Folding stages therefore
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

상승하는 차 기준 전압을 제공하는 다수의 연속한 기준 단자(RT1…RT11)를 구비한 기준 수단과; 제1의 합산 노드(SNa)와, 제2의 합산 노드(SNb) 및, 제1출력 노드(ONa)와; 주 전류 경로 및, 폴드되어질 입력 전압을 수신하는 입력 단자(IT)에 결합되는 제어 전극을 구비한 제1의 트랜지스터(TAi)와; 주 전류 경로 및 연속한 기준 단자 중 각각의 한 단자(RTAi)에 결합되는 제어 전극을 구비한 제2의 트랜지스터(TBi)와; 제1의 전류원과, 입력 단자(IT)에 결합된 제어 전극, 제1의 전류원에 결합된 제1의 주 전극 및, 제1(SNa) 및 제2(SNb) 합산 노드중 한 노드에 결합된 제2의 주 전극을 구비한 제1의 더미 트랜지스터(DTA) 및: 바이어스 전압 단자(BT)에 결합된 제어 전극, 제2의 전류원에 결합된 제1의 주 전극, 및 제1(SNa) 및 제2(SNb)의 합산 노드 중 다른 노드에 결합된 제2의 주 전극을 구비한 제2의 더미 트랜지스터를 포함하는 더미 구조를 포함하는데, 연속한 트랜지스터 쌍의 제1의 트랜지스터(TAi)의 주 전류 경로는 제1의 합산 노드(SNa) 및 제2의 합산 노드(SNb)에 교대로 결합되어지고 관련된 제2의 트랜지스터(Tbi)의 주 전류 경로는 제2의 합산 노드(SNb) 및 제2의 합산 노드(SNa)에 교대로 결합되어지는 폴딩 아날로그-디지탈 변환기용 폴딩 단(FB). 더미 구조는 합산 노드에 소거 전류를 제공하므로 폴딩 단의 합산 노드에 흐르는 차동 출력 전류의 용량성 에러 전류를 감소시킨다.

Description

폴딩 아날로그-디지탈 변환기용 폴딩 단(Folding stage for a folding analog-to-digital converter)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 폴딩 단의 제1실시예의 회로도,
제2도는 폴딩 단 및 결합된 폴딩 신호의 블럭도,
제3도는 바이어스 전류 부정합의 폴딩 단의 출력 신호의 파형도.

Claims (8)

  1. 폴드(fold)되어질 입력 전압을 수신하는 입력 단자(IT)와; 상승하는 차 기준 전압을 제공하는 다수의 연속한 기준 단자(RT1…RT11)를 구비한 기준 수단과; 제1의 합산 노드(SNa) 및 제2의 합산 노드(SNb)와; 전류원과; 상기 전류원에 결합된 제1의 주 전극 및 입력 단자(IT)에 결합된 제어 전극을 구비한 제1의 트랜지스터(TAi)와; 상기 전류원에 결합된 제1의 주 전극 및 상기 연속한 기준 단자중 각각의 한 단자(RTi)에 결합된 제어 전극을 구비한 제2의 트랜지스터(Tbi)와; 상기 제1의 합산 노드(SNa) 및 상기 제2의 합산 노드(SNb)에 교대로 결합되어진 연속한 트랜지스터 쌍 중 상기 제1의 트랜지스터(TAi)의 제2의 주 전극 및; 상기 제2합산 노드(SNb) 및 상기 제1의 합산 노드(SNa)에 교대로 결합되어진 관련된 제2의 트랜지스터(TBi)의 제2의 주 전극을 각각 포함하는 다수의 차동적으로 결합된 트랜지스터 쌍을 포함하는 폴딩 아날로그-디지탈 변환기(folding analog-to-digital converter)용 폴딩 단(folding stage;FB)에 있어서, 상기 폴딩 단(FB)은 제1의 전류원과; 상기 입력 단자(IT)에 결합된 제어 전극과, 상기 제1의 전류원에 결합된 제1의 주 전극 및, 상기 제1(SNa) 및 제2(SNb) 합산 노드 중 한 노드에 결합된 제2의 주 전극을 구비한 제1의 더미 트랜지스터(DTA)와; 제2의 전류원 및; 바이어스 전압 단자(BT)에 결합된 제어 전극과, 상기 제2의 전류원에 결합된 제1의 주 전극 및, 상기 제1(SNa) 및 제2(SNb)의 합산 노드중 다른 한 노드에 결합된 제2의 주 전극을 구비한 제2의 더미 트랜지스터를 포함하는 더미 구조를 더 포함하는 것을 특징으로 하는 폴딩 아날로그-디지탈 변환기용 폴딩 단.
  2. 제1항에 있어서, 상기 다수의 차동적으로 결합된 트랜지스터 쌍(TA1/TB1;TA11/TB11)중 적어도 2개의 트랜지스터 쌍에서 상기 제2의 트랜지스터(TB1;TB11)의 제어 전극은 폴드되어질 입력 전압의 전압 범위 밖에 위치한 기준 전압을 공급하는 기준 단자(RT1;RT11)에 결합되는 것을 특징으로 하는 폴딩 아날로그-디지탈 변환기용 폴딩 단.
  3. 제1항 또는 제2항에 있어서, 상기 폴딩 단(FB)은 제1의 출력 노드(ONa)와; 제1의 출력 전압(Va)을 제공하기 위해 상기 제1의 합산 노드(SNa)와 상기 제1의 출력 노드(ONa) 간에 결합된 제1의 저항기(12)를 포함하고, 상기 제1의 합산 노드(SNa)에 결합된 입력 및, 상기 제1의 합산 노드(SNa)에 결합된 반전 입력(4) 및 상기 제1의 출력 노드(ONa)에 결합된 출력(8)을 구비한 상호 컨덕턴스 단(2)을 구비한 전류-전압 변환기 수단(current-to-voltage conterter means;IVCONV)을 더 포함하는 것을 특징으로 하는 폴딩 아날로그-디지탈 변환기용 폴딩 단.
  4. 제3항에 있어서, 상기 폴딩 단(FB)은 제1의 저항기(12)를 통해 제1의 바이어스 전류를 제1의 합산 노드(SNa)에 제공하기 위해 제1의 출력 노드(ONa)에 결합된 제1의 바이어스 전류원(16)을 더 포함하는 것을 특징으로 하는 폴딩 아날로그-디지탈 변환기용 폴딩 단.
  5. 제3항 또는 제4항에 있어서, 상기 폴딩 단(FB)이 제2의 출력 노드(ONb)를 더 포함하며; 상기 전류-전압 변환기 수단(IVCONV)은 제2의 출력 전압(Vb)을 제공하기 위해 상기 제2의 출력 노드(ONb)와 상기 제2의 합산 노드(SNb)간에 결합된 제2의 저항기(14)를 더 포함하고; 상기 상호 컨덕턴스 단(2)은 상기 제2의 합산 노드(SNb)에 결합된 비반전 입력(6) 및 상기 제2의 출력 노드(ONb)에 결합된 반전 출력(10)을 구비하는 것을 특징으로 하는 폴딩 아날로그-디지탈 변환기용 폴딩 단.
  6. 제5항에 있어서, 상기 폴딩 단(FB)이 상기 제2의 저항기(14)를 통해 제2의 바이어스 전류를 제2의 합산 노드(SNb)에 제공하기 위해 제2의 출력 노드(ONb)에 결합된 제2의 바이어스 전류원(18)을 더 포함하는 것을 특징으로 하는 폴딩 아날로그-디지탈 변환기용 폴딩 단.
  7. 제5항 또는 제6항에 있어서, 상기 상호 컨덕턴스 단(2)은 공통 전류원(24)에 결합된 제2의 주 전극을 구비하며, 상기 제1의 출력 노드(ONa)및 상기 제2의 출력 노드(ONb)에 각기 결합된 제2의 주 전극을 구비하고, 제1의 합산 노드(SNa) 및 제2의 합산 노드(SNb)에 각기 결합된 제어 전극을 구비한 제1의 트랜지스터(N1) 및 제2의 트랜지스터(N2)를 포함하는 것을 특징으로 하는 폴딩 아날로그-디지탈 변환기용 폴딩 단.
  8. 제7항에 있어서, 상기 상호 컨덕턴스 단(2)은 상기 제1의 출력 노드(ONa)와 상기 제2의 합산 노드(SNb)간에 결합된 제3의 저항기(20) 및, 상기 제2의 출력 노드(ONb)와 상기 제1의 합산 노드(SNa) 간에 결합된 제4의 저항기(22)를 더 포함하는 것을 특징으로 하는 폴딩 아날로그-디지탈 변환기용 폴딩 단.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960701278A 1994-07-07 1995-06-27 폴딩 아날로그-디지탈 변환기용 폴딩 단(Folding stage for a folding analog-to-digital converter) KR960705410A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP94201958 1994-07-07
EP94201958.9 1994-07-07
PCT/IB1995/000519 WO1996002087A1 (en) 1994-07-07 1995-06-27 Folding stage for a folding analog-to-digital converter

Publications (1)

Publication Number Publication Date
KR960705410A true KR960705410A (ko) 1996-10-09

Family

ID=8217018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960701278A KR960705410A (ko) 1994-07-07 1995-06-27 폴딩 아날로그-디지탈 변환기용 폴딩 단(Folding stage for a folding analog-to-digital converter)

Country Status (6)

Country Link
US (1) US5633638A (ko)
EP (1) EP0722632B1 (ko)
JP (1) JP3555955B2 (ko)
KR (1) KR960705410A (ko)
DE (1) DE69514774T2 (ko)
WO (1) WO1996002087A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0782790B1 (en) * 1995-07-11 2001-11-14 Koninklijke Philips Electronics N.V. Analog-to-digital converter for generating a digital n-bit gray-code
CN1169217A (zh) * 1995-09-08 1997-12-31 菲利浦电子有限公司 具有折叠和内插的模/数变换
SG71140A1 (en) 1997-08-15 2000-03-21 Texas Instruments Inc Differential pair-based folding interpolator circuit for an analog-to-digital converter
SG68676A1 (en) * 1997-08-15 1999-11-16 Texas Instruments Inc Current comparator and method therefor
US6339391B1 (en) * 1999-12-13 2002-01-15 Lsi Logic Corporation Method and apparatus for optimizing crossover voltage for differential pair switches in a current-steering digital-to-analog converter or the like
KR100416969B1 (ko) * 2001-12-07 2004-02-05 삼성전자주식회사 프로그램 가능한 인터폴레이터를 사용하는아날로그/디지탈 변환장치 및 방법
US7009547B2 (en) * 2001-12-17 2006-03-07 University Of Utah Research Foundation Current steering folding circuit
US7839317B1 (en) 2009-07-13 2010-11-23 Don Roy Sauer Folding comparator compatible with level-crossing sampling
FR3006832A1 (fr) 2013-06-07 2014-12-12 St Microelectronics Sa Circuit et procede de correction de decalage temporel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4386339A (en) * 1980-03-31 1983-05-31 Hewlett-Packard Company Direct flash analog-to-digital converter and method
US5126742A (en) * 1990-11-06 1992-06-30 Signal Processing Technologies, Inc. Analog to digital converter with double folding interpolation circuitry
US5070332A (en) * 1991-03-18 1991-12-03 Burr-Brown Corporation Two-step subranging analog to digital converter
US5307067A (en) * 1992-04-20 1994-04-26 Matsushita Electric Industrial Co., Ltd. Folding circuit and analog-to-digital converter
US5376937A (en) * 1993-02-22 1994-12-27 The Regents Of The University Of California Folding circuit

Also Published As

Publication number Publication date
DE69514774D1 (de) 2000-03-02
DE69514774T2 (de) 2000-07-27
US5633638A (en) 1997-05-27
EP0722632A1 (en) 1996-07-24
EP0722632B1 (en) 2000-01-26
JP3555955B2 (ja) 2004-08-18
JPH09503364A (ja) 1997-03-31
WO1996002087A1 (en) 1996-01-25

Similar Documents

Publication Publication Date Title
JPH0542488Y2 (ko)
KR920020832A (ko) 비교기 회로
KR900012420A (ko) 전압차 변환용 비교기
KR960705410A (ko) 폴딩 아날로그-디지탈 변환기용 폴딩 단(Folding stage for a folding analog-to-digital converter)
KR890013880A (ko) 지연회로
EP0217223B1 (de) Digital-Analog-Umsetzer mit Temperaturkompensation
KR940003172A (ko) 트랜스콘덕턴스 셀
KR960705409A (ko) 폴딩 스테이지 및 폴딩 아날로그-투-디지탈 변환기(Folding stage and folding analog-to-digital converter)
JPH0730340A (ja) 改良した共通モードのリジェクションを有する差動入力段
KR940020669A (ko) 바이어스 회로(bias circuit)
JP2710507B2 (ja) 増幅回路
JPH08139536A (ja) 異なる構成に転換可能な演算増幅器
US5978240A (en) Fully differential voltage-current converter
KR940003177A (ko) 공통-모드 신호 센서
EP1173923B1 (en) Differential pair provided with degeneration means for degenerating a transconductance of the differential pair
EP0477293A1 (en) Digital to analog converters
KR950035047A (ko) 바이어스 전류 발생 장치
KR910013689A (ko) 상호 콘덕턴스 증폭기
KR970018999A (ko) 차동 증폭기를 구비한 회로 장치(Circuit arrangement comprising a differential amplifier)
JP3125525B2 (ja) フィルタ回路
SU1356201A1 (ru) Дифференциальный усилитель
SU1596433A1 (ru) Усилитель
JP2661530B2 (ja) 電圧電流変換回路
KR970031231A (ko) 큰 변화 범위를 갖고 있는 전압 증폭기와 그 증폭기로 구성된 A/D 변환기(Voltage amplifier having a large range of variations, and A/D converter comprising such an amplifier)
KR950034972A (ko) 전압 조정기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee