KR960705367A - 집적 회로용 캐패시터 구조 및 그 제조 방법(Structure and Method of Making a Capacitor for an lntegrated Circuit) - Google Patents

Abstract

집적 회로의 메모리 소자에 사용되는 캐패시터 구조를 형성하는 방법이 제공된다. 상기 방법에는 제1도전성 전극을 제공하며, 그 위에 제1유전체 물질로된 한 층을 형성하며, 상기 유전층을 통해 비아 홀을 개방하며, 상기 비아 개구내에, 제1유전체보다 높은 절연 내력을 갖으며 상기 제1전극과 접촉하는 캐패시터 유전체를 제공하며, 상기 결과로서 나오는 구조를 평탄화하며, 그 위에 제2도전성 전극을 형성하는 단계가 포함된다. 양호하게는 상기 제2유전체가 강유전체 유전 물질을 포함할 때, 상기 비아홀의 측벽은 상기 강유전체와 제1유전체 층 사이에 확산 장벽을 제공하기 위해 유전체 장벽 층과 정렬된다. 유리하게, 완전히 평평한 구조를 위해 화학 기계적 폴리싱에 의해서 평탄화가 수행된다. 상기 방법으로 초미세 VLSI 및 ULSI 집적회로에 사용하기 위해 CMOS, 바이폴라 및 바이폴라 CMOS 공정으로 집적될 수 있는 간단하고, 소형인 구조의 캐패시터가 제공된다.

Description

집적 회로용 캐패시터 구조 및 그 제조방법(Structure and Method of Making a Capacitor for an lntegrated Circuit)

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명의 제1실시예에 따른 캐패시터 구조를 포함하는 집적 회로의 일부에 대한 개략적 횡단면도.

Claims (24)

1. 기판 상에 형성된 집적 회로의 메모리 소자에 사용되는 캐패시터 구조에 있어서, 상기 기판 상에 제1전극을 정의하는 제1도전층을 포함하며; 상기 제1전극 상에서 제1유전체를 통해서 연장되는 비아의 측벽을 정의하는 제1유전체 물질의 상부 층(overlying layer)을 포함하되, 상기 비아는 제1유전체물질보다 더 높은 절연 내력을 특징으로 하는 캐패시터 유전체 물질층으로 채워지며, 상기 캐패시터 유전체 층은 하부에 놓이는 제1전극과 접촉하며, 상기 캐패시터 유전체는 서라운딩 제1유전체 층의 표면과 동일 평면인 표면을 가지며; 상기 캐패시터 유전체의 표면과 접촉하는 제2전극을 정의하는 제2도전층을 포함하는 것을 특징으로 하는 캐패시터 구조.
2. 제1항에 있어서, 상기 비아의 측벽과 정렬되며 상기 캐패시터 유전체를 제1유전체 층으로부터 분리하는 유전체 장벽 층을 포함하는 것을 특징으로 하는 캐패시터 구조.
3. 제2항에 있어서 상기 캐패시터 유전체는 강유전체 유전물질을 포함하는 것을 특징으로 하는 캐패시터 구조.
4. 제3항에 있어서, 상기 강유전체 유전물질은 페로브스카이트 구조 강유전체 물질을 포함하는 것을 특징으로 하는 캐패시터 구조.
5. 제3항에 있어서, 상기 강유전체 유전물질은 리드 지르코나이트 티티나이트를 포함하는 것을 특징으로 하는 캐패시터 구조.
6. 제2항에 있어서, 상기 비아와 정렬되는 유전체 장벽층은 유전체 측벽 스페이서를 포함하는 것을 특징으로 하는 캐패시터 구조.
7. 제3항에 있어서, 상기 유전체 장벽층은 알루미늄 산화물, 알루미늄 질화물, 탄탈륨 산화물, 니오븀 산화물, 스트론튬티타나이트, 마그네슘 산화물 및 실리콘 산화질화물로 이루어진 그룹으로부터 선택된 유전체를 포함하는 것을 특징으로 하는 캐패시터 구조.
8. 제1항에 있어서, 상기 제1유전체는 실리콘 이산화물, 실리콘 질화물, 실리콘 산화질화물, 폴리이미드 및 다른 폴리머 유전체로 이루어진 그룹으로부터 선택되는 것을 특징으로 하는 캐패시터 구조.
9. 제2항에 있어서, 상기 유전체 장벽 층은 상게 제1유전체와 상기 비아를 정의하는 측벽 주의의 캐패시터 유전체 사이의 경계 영역을 포함하며, 상기 영역은 제1유전체 층과 캐패시터 유전체 층의 상호 확산에 의해 형성된 혼합물을 포함하는 것을 특징으로 하는 캐패시터 구조.
10. 제1항에 있어서, 상기 제2전극을 정의하는 제2도전층은 제1레벨의 상호 접속 금속층을 포함하는 것을 특징으로 하는 캐패시터 구조.
11. 기판 상에 형성된 집적 회로의 메모리 소자에 사용되는 캐패시터 제조 방법에 있어서, 상기 기판 상에 제1도전성 전극을 정의 하는 제1도전층을 제공하는 단계; 상부에 제1유전체 층을 제공하는 단계; 상기 제1유전체 층을 통해서, 가파른 측벽을 갖으며 그 저부 내에서 제1도전성 전극을 노출시키는 개구를 한정하는 단계; 제1유전체 물질의 절연 내력보다 큰 절연 내력을 특징으로 하는 캐패시터 유전체 물질로 상기 개구를 채우는 단계; 제1유전체 층의 서라운딩 표면과 동일 평면인 캐패시터 유전 물질의 표면을 제공하기 위해 상기 최종구조를 평탄화 하는 단계; 상기 캐패시터 유전체 물질의 표면에 접촉되는 제2전극을 정의 하는 제2도전층을 제공하는 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조방법.
12. 제11항에 있어서, 상기 개구를 캐패시터 유전체 물질로 채우기 전에 상기 개구의 측벽과 정렬되는 비도전성 유전체 장벽 층을 제공하는 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
13. 제12항에 있어서, 캐패시터 유전체 물질로 상기 개구를 채우는 단계는 강유전체 유전 물질로 된 층을 증착하는 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
14. 제13항에 있어서, 강유전체 유전 물질로 된 층을 전체적으로 증착시키는 단계를 포함하며, 여기서 상기 평탄화 단계는 화확 기계적 폴리싱에 의해 상기 강유전체 유전물질을 에치 백하는 단계를 포함하며, 그로 인하여, 강유전체 유전 물질로 채워진 상기 개구를 제1유전체 층의 표면과 동일 평면엔 레벨로 남기는 것을 특징으로 하는 캐패시터 제조 방법.
15. 제12항에 있어서, 상기 개구의 측벽과 정렬되는 유전체 장벽 층을 제공하는 단계는 상기 개구 내에서 유전체 측벽 스페이서를 형성하는 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
16. 제12항에 있어서, 상기 개구를 캐패시터 유전체 물질로 채우는 단계는 그 안에 페로브스카이트 구조(perovskite structure)의 강유전체 유전성 물질로 되어 있는 것을 그룹으로부터 선택된 강유전체 유전성 물질을 제공하는 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
17. 제12항에 있어서, 상기 개구를 캐패시터 유전체 물질로 채우는 단계는 그 안에 리드 지르코나이트 티타나이트 층(lead zirconate titanate layer)을 제공하는 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
18. 제11항에 있어서, 상기 평탄화 단계는 상기 제1유전층의 표면 상에서 연장되는 층을 제거하기 위해 화학 기계적인 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
19. 제18항에 있어서, 제1유전층을 제공하는 단계는 화학 기계적 폴리시 저항 물질을 포함하는 평평한 표면을 갖는 유전체 층을 제공하는 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
20. 제11항에 있어서, 상기 개구를 상기 캐패시터 유전체 물질로 채운 단계 후에, 혼합물로 된 유전체 장벽층을 형성하기 위해 상기 제1 및 제2유전층의 경계 영역을 가열 및 상호 확산시켜 상기 캐패시터 유전체와 제1유전체 물질 사이에 유전체 장벽 층이 제공되는 것을 특징으로 하는 캐패시터 제조 방법.
21. 제11항에 있어서, 제2전극을 정의 하는 제2전도층 제공 단계는 상기 평탄화 단계 후에, 도전성 물질층을 전체적으로 증착시키며 캐패시터 유전체의 표면상에 제2전극을 정의하기 위해 상기 도전층을 패터닝하는 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
22. 제21항에 있어서, 상기 제2전극에 인접한 캐패시터 유전체 물질의 노출된 표면을 유전체 장벽 층으로 된 층으로 캡슐화하는 후속 단계로 이루어지는 것을 특징으로 하는 캐패시터 제조 방법.
23. 제11항에 있어서, 상기 제2도전층은 상호 접속 금속층으로 된 제1레벨부를 포함하며, 제2전극을 정의하는 제2도전층을 제공하는 단계는 평탄화 단계 후에, 다른 유전체 물질층을 전체적으로 증착하고, 상기 캐패시터 유전체를 노출시키는 콘택트 홀을 개방시키며, 그후 상기 제2도전층을 증착시키는 단계를 포함하며, 그로 인해, 상기 콘택트 홀을 채우고 상기 캐패시터 유전체와 제2도전층 사이에 접촉부를 형성하는 것을 특징으로 하는 캐패시터 제조 방법.
24. 제23항에 있어서, 다른 유전체 물질층은 적어도 하나의 유전체 장벽 물질로 된 층을 포함하는 것을 특징으로 하는 캐패시터 제조 방법.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.