KR960043627A - 동기 재생 회로 - Google Patents

동기 재생 회로 Download PDF

Info

Publication number
KR960043627A
KR960043627A KR1019960018726A KR19960018726A KR960043627A KR 960043627 A KR960043627 A KR 960043627A KR 1019960018726 A KR1019960018726 A KR 1019960018726A KR 19960018726 A KR19960018726 A KR 19960018726A KR 960043627 A KR960043627 A KR 960043627A
Authority
KR
South Korea
Prior art keywords
synchronization
pattern
circuit
synchronous
detection
Prior art date
Application number
KR1019960018726A
Other languages
English (en)
Other versions
KR100410789B1 (ko
Inventor
다까히꼬 마스모또
가쯔히로 기무라
히로시 가네꼬
Original Assignee
다까노 야스아끼
상요덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7134513A external-priority patent/JPH08331117A/ja
Priority claimed from JP07134512A external-priority patent/JP3108328B2/ja
Priority claimed from JP13451195A external-priority patent/JP3338237B2/ja
Application filed by 다까노 야스아끼, 상요덴기 가부시끼가이샤 filed Critical 다까노 야스아끼
Publication of KR960043627A publication Critical patent/KR960043627A/ko
Application granted granted Critical
Publication of KR100410789B1 publication Critical patent/KR100410789B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0602Systems characterised by the synchronising information used
    • H04J3/0605Special codes used as synchronising signal
    • H04J3/0608Detectors therefor, e.g. correlators, state machines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H40/00Arrangements specially adapted for receiving broadcast information
    • H04H40/18Arrangements characterised by circuits or components specially adapted for receiving
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04HBROADCAST COMMUNICATION
    • H04H2201/00Aspects of broadcast communication
    • H04H2201/10Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/13Aspects of broadcast communication characterised by the type of broadcast system radio data system/radio broadcast data system [RDS/RBDS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

동기 패턴으로서의 오프셋워드를 오프셋 검출 회로(2)가 검출한다. 이 검출에 트리거되어 메인, 서브 동기 검출 회로(5,6)이 오프셋워드의 주기성을 소정의 후방 보호 기간만큼 검출한다. 양쪽 동기 검출 회로(5,6)은 서로 다른 타이밍에서 오프셋워드를 검출한다. 그래서, 한쪽의 동기 검출 회로(5,6)에 있어서의 동기 검출이 실패했을 때에 다른 쪽의 동기 검출 회로(5,6)의 검출 결과를 이용할 수 있다. 또한 후방 보호 기간의 수신 데이타는 데이타 메모리(11)에 기억된다. 따라서, 동기 검출 후, 기억되어 있는 데이타를 수신 데이타로서 이용할 수 있다. 또한, 동기 확립 후에도 동기 검출 회로(5,6)에 있어서, 확립된 동기와 다른 타이밍에서의 오프셋워드가 주기성 검출을 계속한다. 따라서, 확립된 동기가 잘못된 때에 바로 수정할 수 있다.

Description

동기 재생 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예의 구성을 도시한 블럭도, 제2도는 실시예에 있어서의 동기 확립전의 동기 검출 동작을 설명하기 위한 타이밍차트, 제3도는 실시예에 있어서의 동기 확립후의 동기 검출 동작을 설명하기 위한 타이밍차트.

Claims (19)

  1. 미리 정해진 동기 패턴이 부가된 수신 데이타로부터 상기 동기 패턴의 주기성을 검출하여 수신 시스템의 동기를 확립하는 동기 재생 회로에 있어서, 상기 동기 패턴을 검출하는 동기 패턴 검출 회로와, 상기 동기 패턴 검출 회로의 검출 출력에 의해 트리거되어 상기 동기 패턴의 주기성을 검출하는 복수의 동기 검출 회로를 구비하고, 상기 복수의 동기 검출 회로 각각은 서로 다른 타이밍의 상기 동기 패턴 검출 출력에 의해 상기 동기 패턴 주기성을 검출하는 것을 특징으로 하는 동기 재생 회로.
  2. 제1항에 있어서, 상기 복수의 동기 검출 회로는 자기의 회로가 검출하려고 하고 있는 동기 타이밍을 표시하는 제어 신호를 각각 출력하고, 각 동기 검출 회로는 다른 동기 검출 회로로부터의 상기 제어 신호에 의해 상기 동기 패턴 검출 출력이 입력되는 것을 금지하는 게이트 회로를 갖는 것을 특징으로 하는 동기 재생 회로.
  3. 제1항에 있어서, 상기 복수의 동기 검출 회로에는 우선 순위가 할당되어 있고, 우선 순위가 높은 동기 검출 회로로부터 차례로 상기 동기 패턴 검출 출력을 받아들이는 것을 특징으로 하는 동기 재생 회로.
  4. 제1항에 있어서, 상기 동기 검출 회로의 각각은 상기 동기 패턴의 변화로부터 주기성을 검출하는 것으로서, 상기 동기 패턴 검출 출력에 기초하여 동기 패턴 검출 회수를 카운트하는 카운터와, 상기 동기 패턴 검출회로에서 검출된 동기 패턴의 종류와 상기 동기 패턴 검출 회수에 기초하여 다음에 검출해야할 동기 패턴을 예측하는 동기 패턴 예측 회로와, 예측된 동기 패턴과 상기 동기 패턴 검출 회로에서 다음에 검출된 동기 패턴과의 일치를 판정하는 일치 회로로 이루어지는 것을 특징으로 하는 동기 재생 회로.
  5. 제4항에 있어서, 상기 동기 검출 회로의 각각은 상기 일치 회로의 출력을 보유하는 보유 수단을 갖고있고, 상기 동기 재생 회로는 복수의 상기 보유 수단 중 어느 하나의 보유 신호에 의해 출력이 결정되는 게이트 회로를 더 구비하는 것을 특징으로 하는 동기 재생 회로.
  6. 제1항에 있어서, 상기 동기 검출 회로에 있어서의 동기 패턴의 주기성을 검출하는 기간인 후방 보호 기간 중의 수신 데이타를 블럭마다 순차 기억하는 데이타 메모리를 더 구비하고, 상기 동기 검출 회로에 의해 동기 패턴의 주기성이 검출되어 동기가 확립된 것을 검출한 후, 상기 데이타 메모리로부터 상기 후방 보호 기간중의 데이타를 독출하는 것을 특징으로 하는 동기 재생 회로.
  7. 제6항에 있어서, 상기 후방 보호 기간에 있어서 동기가 확립되지 않았던 경우, 상기 데이타 메모리에 격납되어 있는 데이타는 상기 동기 검출 회로에 있어서의 다음의 후방 보호 기간 중의 수신 데이타에 의해 겹쳐서 기입되어 해제되는 것을 특징으로 하는 동기 재생 회로.
  8. 제6항에 있어서, 상기 동기 검출 회로는 상기 복수의 동기 검출 회로에 있어서의 후방 보호 기간 중의 수신 데이타를 블럭마다 각각 상기 데이타 메모리의 별개의 메모리 영역에 격납하는 것을 특징으로 하는 동기 재생 회로.
  9. 제8항에 있어서, 상기 동기 재생 회로는 상기 복수의 동기 검출 회로 중 동기의 확립을 검출한 동기 검출 회로에 대응하는 상기 메모리 영역을 선택하여 데이타를 독출하는 것을 특징으로 하는 동기 재생 회로.
  10. 제6항 내지 제9항 중 어느 한 항에 있어서, 상기 동기 재생 회로는 수신 데이타에 오류 정정 처리를 행하는 오류 정정 회로를 더 구비하고, 상기 데이타 메모리는 오류 정정 후의 데이타를 상기 데이타 메모리에 격납하는 것을 특징으로 하는 동기 재생 회로.
  11. 제6항 내지 제10항 중 어느 한 항에 있어서, 상기 동기 검출 회로는 상기 동기 패턴 검출 출력에 기초하여 후방 보호 기간에 있어서의 동기 패턴 검출 회수를 카운트하는 카운터를 갖고 있고, 상기 동기 패턴 검출 회수를 어드레스로 하여 상기 데이타 메모리로의 데이타 기입을 행하는 것을 특징으로 하는 동기 재생 회로.
  12. 제1항에 있어서, 상기 동기 검출 회로는 상기 동기 패턴의 주기성 검출에 의해 동기의 확립을 검출한 후에도 동작하고, 동기 확립 후에는 확립된 동기 타이밍 이외의 타이밍에서 검출되는 상기 동기 패턴 검출 출력에 의해 동작하는 것을 특징으로 하는 동기 재생 회로.
  13. 제12항에 있어서, 상기 동기 검출 회로에 있어서의 동기 확립이 검출 조건으로서, 동기 확립 전과 확립 후에 다른 조건을 설정가능하게 하는 것을 특징으로 하는 동기 재생 회로.
  14. 제13항에 있어서, 동기 확립 후의 동기 확립의 검출 조건을 동기 확립 전의 동기 확립의 검출 조건보다 엄격하게 하는 것을 특징으로 하는 동기 재생 회로.
  15. 제13항에 있어서, 상기 동기 검출 회로에 있어서의 동기 확립 시의 동기 패턴 검출 회수를 기억해 두고, 동기 확립 후의 동기 확립의 검출 조건으로서, 상기 기억한 검출 회수보다 많은 회수를 설정하는 것을 특징으로 하는 동기 재생 회로.
  16. 제13항에 있어서, 상기 동기 검출 회로는 상기 동기 패턴의 변화로부터 주기성을 검출하는 것으로서, 상기 동기 패턴 검출 출력에 따라 소정 값이 로드되고, 후방 보호 기간에 있어서의 동기 패턴 검출 회수를 카운트하여 특정값에 도달했을 때 카운트를 정지하는 카운터와, 상기 동기 패턴 검출 회로에서 검출된 동기 패턴의 종류와 상기 동기 패턴 검출 회수에 기초하여 다음에 검출해야 할 동기 패턴을 예측하는 동기 패턴 예측 회로와, 예측된 동기 패턴과 상기 동기 패턴 검출 회로에서 다음에 검출된 동기 패턴과의 일치를 판정하는 일치 회로를 갖고 있고, 상기 카운터에는 동기 확립 전과 동기 확립 후에 다른 소정값이 로드되는 것을 특징으로 하는 동기 재생 회로.
  17. 제1항에 있어서, 상기 동기 재생 회로는 상기 동기 검출 회로의 검출 출력에 의해 리셋되어, 확립된 동기 타이밍의 제어 신호를 발생하는 타이밍 발생 회로를 더 구비하고, 상기 동기 검출 회로는 상기 제어 신호에 의해 상기 동기 패턴 검출 출력이 입력되는 것을 금지하는 게이트 회로를 갖는 것을 특징으로 하는 동기 재생 회로.
  18. 미리 정해진 동기 패턴이 부가된 수신 데이타로부터 상기 동기 패턴의 주기성을 검출하여 수신 시스템의 동기를 확립하는 동기 재생 회로에 있어서, 상기 동기 패턴을 검출하는 동기 패턴 검출 회로와, 상기 동기 패턴 검출 회로의 검출 출력에 의해 트리거되어 상기 동기 패턴의 주기성을 검출하는 동기 검출 회로와, 수신데이타를 블럭마다 순차 기억하는 데이타 메모리를 구비하고, 상기 동기 검출 회로에 의해 동기 패턴의 주기성이 검출되어 동기가 확립된 것을 검출한 후, 상기 데이타 메모리로부터 동기 패턴의 주기성 검출 중의 데이타를 독출하는 것을 특징으로 하는 동기 재생 회로.
  19. 미리 정해진 동기 패턴이 부가된 신호를 수신하고, 상기 동기 패턴의 주기성을 검출하여 수신 시스템의 동기를 확립하는 동기 재생 회로에 있어서, 상기 동기 패턴을 검출하는 동기 패턴 검출 회로와, 상기 동기 패턴 검출 회로의 검출 출력에 의해 트리거되어 상기 동기 패턴의 주기성을 검출하는 동기 검출 회로를 구비하고, 상기 동기 검출 회로는 상기 동기 패턴의 주기성의 검출에 의해 동기의 확립을 검출한 후에도 동작하고, 동기 확립 후에는 확립된 동기 타이밍 이외의 타이밍에서 검출되는 상기 동기 패턴 검출 출력에 의해 동작하는 것을 특징으로 하는 동기 재생 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960018726A 1995-05-31 1996-05-30 동기재생회로 KR100410789B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP95-134512 1995-05-31
JP7134513A JPH08331117A (ja) 1995-05-31 1995-05-31 同期再生回路
JP95-134513 1995-05-31
JP07134512A JP3108328B2 (ja) 1995-05-31 1995-05-31 同期再生回路
JP95-134511 1995-05-31
JP13451195A JP3338237B2 (ja) 1995-05-31 1995-05-31 同期再生回路

Publications (2)

Publication Number Publication Date
KR960043627A true KR960043627A (ko) 1996-12-23
KR100410789B1 KR100410789B1 (ko) 2004-04-28

Family

ID=27316904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960018726A KR100410789B1 (ko) 1995-05-31 1996-05-30 동기재생회로

Country Status (4)

Country Link
US (1) US5809094A (ko)
EP (1) EP0746121B1 (ko)
KR (1) KR100410789B1 (ko)
DE (1) DE69634938T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382475B1 (ko) * 1999-11-04 2003-05-01 엘지전자 주식회사 통신 시스템에서 동기 클럭 천이 보정 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6560207B1 (en) * 1998-02-24 2003-05-06 Sanyo Electric Co., Ltd. Synchronous circuit of FM multiplex broadcasting receiver
US6980617B1 (en) * 2000-11-15 2005-12-27 Advantest Corporation Reception data synchronizing apparatus and method, and recording medium with recorded reception data synchronizing program
CA2363930C (en) * 2000-11-29 2004-08-24 Research In Motion Limited System and method for synchronization signal detection and recovery from false triggers
JP2002353949A (ja) * 2001-05-28 2002-12-06 Nec Corp フレーム同期検出回路
DE102004006398B4 (de) * 2004-02-10 2006-06-08 Atmel Germany Gmbh Verfahren und Vorrichtung zum Synchronisieren einer Funktionseinheit auf eine vorgegebene Taktfrequenz
US7783746B2 (en) * 2005-06-30 2010-08-24 Infinera Corporation Efficient synchronization of element management systems to network element attributes
JP2009105536A (ja) * 2007-10-22 2009-05-14 Toshiba Corp Rds対応受信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ220548A (en) * 1986-06-18 1990-05-28 Fujitsu Ltd Tdm frame synchronising circuit
JP2531272B2 (ja) * 1988-08-11 1996-09-04 日本電気株式会社 フレ―ム同期制御方式
JPH0323732A (ja) * 1989-06-20 1991-01-31 Fujitsu Ltd フレーム同期処理方式
JP2747077B2 (ja) * 1990-02-22 1998-05-06 株式会社東芝 フレーム同期回路
JP2980713B2 (ja) * 1991-03-15 1999-11-22 株式会社東芝 フレーム保護装置
JPH04323928A (ja) * 1991-04-23 1992-11-13 Nec Corp フレーム同期装置
JPH05260036A (ja) * 1992-03-13 1993-10-08 Toshiba Corp フレーム同期回路
JP2732759B2 (ja) * 1992-07-15 1998-03-30 沖電気工業株式会社 フレーム同期制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100382475B1 (ko) * 1999-11-04 2003-05-01 엘지전자 주식회사 통신 시스템에서 동기 클럭 천이 보정 방법

Also Published As

Publication number Publication date
EP0746121A2 (en) 1996-12-04
DE69634938T2 (de) 2006-01-12
DE69634938D1 (de) 2005-08-25
EP0746121B1 (en) 2005-07-20
US5809094A (en) 1998-09-15
EP0746121A3 (en) 2001-10-10
KR100410789B1 (ko) 2004-04-28

Similar Documents

Publication Publication Date Title
EP0074994B1 (en) Signal synchronization system
US5276691A (en) Method for the control of receiver synchronization in a mobile phone
JP3946774B2 (ja) パケットフレーム化用の高速同期バイト検索構成
KR960043627A (ko) 동기 재생 회로
KR970071201A (ko) 타임아웃 카운터를 이용한 데이타 동기 방법 및 회로
KR950034106A (ko) 헤더 데이타의 오류 보정을 행하는 cd-rom 디코더
EP0442081B1 (en) Method and electronic circuit for automatically measuring the horizontal scan frequency of a composite synchronism signal
GB2310980A (en) Frame synchronisation for digital audio broadcasting
FI75705C (fi) Kopplingsanordning foer aostadkommande av fassamstaemmighet mellan taktpulser och synkroniseringsbitar hos datagrupper.
JPH0634298B2 (ja) アドレス回路
US6163423A (en) Synchronizing signal detector for magnetic recording/reproducing apparatus and synchronizing signal detecting method thereof
JP3338237B2 (ja) 同期再生回路
JP3108328B2 (ja) 同期再生回路
KR960035580A (ko) 디지탈 기록재생시스템의 가변적 동기패턴검출장치 및 방법
JP3421715B2 (ja) 伝送装置
JP3528123B2 (ja) データ評価回路
KR960032925A (ko) 선택 호출 수신기의 간헐 수신 제어 장치
JP2833593B2 (ja) マルチフレーム同期装置
JPS63229928A (ja) 同期保護回路
JPH01258515A (ja) フレーム同期回路
JPH0575593A (ja) 多重同期検出の初期アラームマスク回路
JPH08125649A (ja) フレーム同期検出方式
JPH06224921A (ja) ポーリング信号同期保護回路
KR960027454A (ko) 무선 페이징 수신기
JPH08331117A (ja) 同期再生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee