JPH05260036A - フレーム同期回路 - Google Patents

Abstract

(57)【要約】 【目的】 正規位置以外での同期パターンの検出が混在
する状況下においても短時間に同期を獲得できるように
する。 【構成】 同期パターン検出部１から同期パターン検出
信号Ｓ4 が与えられる毎にフレーム同期モジュール２
ａ，２ｂ，２ｃの順に同期獲得動作を起動し、最初に同
期を獲得したモジュールからの信号をゲート回路４を通
じてフレーム同期回路全体の同期確立信号Ｓ10として出
力する。単一のモジュールを用いた場合には、先の同期
パターンが正規の位置で検出されたものでないと分かっ
てから更に次の同期パターンに対する同期獲得動作を続
行する以外になかったものが、複数のモジュールにより
同期獲得動作を並行して進めることができるようにな
り、無駄な待ち時間を節約して、短時間で同期の獲得が
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、情報をフレーム化して
伝送する通信装置に用いられるフレーム同期回路に関す
る。

【０００２】

【従来の技術】周知のように、情報をフレーム化して伝
送する通信装置では、送信側と受信側の間で送信の開始
点と受信の開始点を一致させるためにフレーム同期回路
を用いて伝送フレームの同期をとるようにしている。

【０００３】図３は、この種の従来のフレーム同期回路
の一般的構成を示す回路図であり、同期パターン検出部
１、フリップフロップ２１-4，２１-5、ゲート２２-5〜
２２-8、フレームカウンタ２３、同期保護カウンタ２４
が具備されている。

【０００４】また、図４は、このフレーム同期回路によ
って監視される伝送フレームの一形式を示したものであ
り、当該フレーム同期回路の検出対象である同期パター
ンと伝送データとを含む構成を有している。

【０００５】更に、図５は、このフレーム同期回路の同
期獲得動作に係る状態遷移図を示しており、前方保護、
ハンティング、後方保護の各状態を経て同期確立の状態
に至る様子を表している。以下に、これら図３、図４及
び図５を参照しながら従来のフレーム同期回路の動作を
説明する。

【０００６】図３において、このフレーム同期回路に
は、まず始めに、リセット信号Ｓ3 が入力され、フレー
ムカウンタ２３、同期保護カウンタ２４、フリップフロ
ップ２１-4，２１-5がリセットされる。この時のフレー
ム同期回路の状態は、図５に示すハンティングの状態で
ある。

【０００７】リセット信号Ｓ3 の解除後、フリップフロ
ップ２１-4は同期パターン検出部１から出力される同期
パターン検出信号Ｓ4 の入力待ちの状態となる。この同
期パターン検出信号Ｓ4 は、データ信号Ｓ1 としてのデ
ータ列の中に、図４に示す構成のフレーム中の同期パタ
ーンと同じデータ配列のものが存在した時に同期パター
ン検出部１が出力する信号である。

【０００８】この同期パターン検出信号Ｓ4 がゲート２
２-5を通ってフリップフロップ２１-4に入力されると、
その出力端子Ｑよりリセット信号が出力し、これがフレ
ームカウンタ２３に与えられてそのリセット状態が解除
される。フレームカウンタ２３にはビットクロック信号
Ｓ2 が入力されており、上記リセット解除後にその入力
クロック信号をカウントすることによって、このフレー
ムカウンタ２３から１フレーム間隔毎にフレーム同期パ
ルスＳ91が出力されることになる。この時のフレーム同
期回路の状態は、図５に示すハンティングの状態から後
方保護の状態に遷移した状態である。

【０００９】フレーム同期パルスＳ91は同期保護カウン
タ２４へ入力されると同時に、ゲート２２-7にも入力さ
れる。この時のゲート２２-7の出力は、ゲート２２-6を
通ってフリップフロップ２１-4，21ー５のそれぞれのリ
セット端子へ入力され、更にゲート２２-8を通って同期
保護カウンタ２４のクリア端子にも入力される。

【００１０】ここで、ビットクロック信号Ｓ2 がフレー
ムカウンタ２３に１フレ−ム長のビット数だけ入力され
て、フレーム同期パルスＳ91が出力される時の更に詳し
い動作をついて考察してみる。

【００１１】すなわち、この動作に際し、フレームカウ
ンタ２３のリセット解除に利用された同期パターン検出
信号Ｓ4 の出力位置が、図４に示す構成のフレーム中の
正しい同期パターンの位置であったならば、データ信号
Ｓ1 に誤りがない限りそれ以後も同期パターンは周期的
に現れるため、フレーム同期パルスＳ91の出力位置では
同期パターン検出信号Ｓ4 が必ず出力されることにな
る。

【００１２】この状態では、同期パターン検出信号Ｓ4
がゲート２２-7のゲート入力信号となって、フレーム同
期パルスＳ91の信号はゲート２２-7で止められるため、
フレームカウンタ２３、同期保護カウンタ２４、フリッ
プフロップ２１-4，２１-5はリセットされないままの状
態を維持する。従って、この時、同期保護カウンタ２４
ではフレーム同期パルスＳ91によりそのカウント値が１
つインクリメントされる。この時のフレーム同期回路の
状態は図５に示す後方保護の状態である。

【００１３】データ信号Ｓ1 に誤りがない状態が続く
と、同期保護カウンタ２４の値が更にインクリメントさ
れ、やがて設定値に達する。すると、同期保護カウンタ
２４から出力される信号によりフリップフロップ２１-5
がセットされ、同期が獲得できたことを指す同期確立信
号Ｓ101 が出力される。この時のフレーム同期回路の状
態は図５に示す同期確立の状態である。

【００１４】次に、フレームカウンタ２３のリセット解
除に利用された同期パターン検出信号Ｓ4 が、図４に示
す構成のフレーム中の正しい同期パターンの位置で出力
されなかった場合の動作について考察する。

【００１５】この動作状態は、同期パターンの位置以外
でのビット列がたまたま同期パターンと同じになった時
に起こり得るものである。この場合は、フレーム同期パ
ルスＳ91の出力位置で同期パターン検出信号Ｓ4 が出力
されるのはデータの並び方によるため確率的でしかな
い。つまり、偶然、フレーム同期パルスＳ91の出力位置
で同期パターン検出信号Ｓ4 が出力されることはあって
も、それが同期確立状態になるまで続けて起きる確率は
極めて小さいと言える。

【００１６】そのため、同期確立状態になる前にフレー
ム同期パルスＳ91の出力位置で同期パターン検出信号Ｓ
4 が出力されないことが発生する。そうすると、フレー
ム同期パルスＳ91の信号はゲート２２-7で止められない
ので、フレームカウンタ２３、同期保護カウンタ２４、
フリップフロップ２１-4，２１-5がリセットされること
になり、再び初期状態（図４に示すハンティングの状
態）に戻り、始めから同期獲得動作をやり直すことにな
る。

【００１７】以上説明したように、このフレーム同期回
路ではハンティング状態にある時はデータ信号Ｓ1 上に
同期パターンが現れた時点で動作を開始するが、一度同
期パターンを検出して後方保護状態に移った後は、１フ
レ−ム長間隔の位置でしか同期パターンの存在の有無の
判断を行なわないようになっている。そのため、ハンテ
ィング状態にある時に最初に同期パターンを検出して同
期パターン検出信号Ｓ4 を出力した位置が正しい同期パ
ターンの位置であれば問題はないが、同期パターンの位
置以外でのビット列がたまたま同期パターンと同じよう
になって出力された場合は、その同期パターンを検出し
た位置が正しい同期パターンの位置でないと判断される
までの１フレーム期間は、データ信号Ｓ1 上に正しい位
置での同期パターンが到来してもこの回路を動作させる
ことができず、その分だけ同期を獲得するまでに余計に
時間がかかることになった。

【００１８】

【発明が解決しようとする課題】このように、上記従来
のフレーム同期回路では、同期パターンを検出して一旦
後方保護状態に移った後は、１フレーム長の時間間隔で
同期パターンの存在の有無を認識して同期がとれたか否
かの信号を出力するようにしていたため、ハンティング
状態にある時に、たまたま同期パターンと同じようなビ
ット列が現れ、これが同期パターンとして検出されて同
期獲得動作に入ってしまった時、これが正しい位置での
同期パターンの検出ではないと判断されるまでの１フレ
ーム期間中は、たとえその間にデータ信号上に正しい位
置での同期パターンが現れても同期獲得動作に入ること
ができず、上記１フレーム期間経過時点で正しい同期パ
ターンでなかったことを認識してから改めて同期獲得動
作をやり直さなければならないことから、同期獲得まで
の時間が長くかかるという問題点があった。

【００１９】本発明はこの問題点を除去し、全ての同期
パターンの検出に対してその検出時点で直ちに同期獲得
動作を開始でき、正規位置以外での同期パターンの検出
が混在する状況下においても正規位置の同期パターンを
迅速に捕捉してできるだけ短時間に同期獲得を実現する
フレーム同期回路を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明のフレーム同期回
路は、フレーム化されて送られてくるデータ列の中に含
まれるフレーム同期パターンを検出する同期パターン検
出手段と、同期パターンの検出後、１フレーム期間経過
後に再び同期パターンが検出された時に同期が獲得され
たことを指す同期確立信号を出力する機能モジュールに
よって構成され、各々がそれぞれ異なるタイミングにお
ける前記フレーム同期パターンの検出に対して順に同期
獲得動作を開始するように制御される複数のフレーム同
期検出手段と、該フレーム同期検出手段の中から最初に
出力された同期確立信号をフレーム同期回路全体の同期
確立信号として選択する出力選択手段とを具備して構成
される。

【００２１】

【作用】本発明では、同期パターン検出部から出力され
る同期パターン検出信号によりフレーム同期をとるフレ
ーム同期検出手段を複数設けると共に、各フレーム同期
検出手段を、前記同期パターン検出信号が出力される度
に順に動作させるように制御し、その中で最初にフレー
ム同期がとられたフレーム同期検出手段からの同期確立
信号を選択して出力するようにしている。

【００２２】この本発明の構成によれば、最初のフレー
ム同期検出信号によりあるフレーム同期検出手段が動作
開始した後、１フレーム分の時間経過前に引き続き同期
パターン検出信号が出力された場合も、この新たなフレ
ーム同期検出信号に対して別のフレーム同期検出手段を
動作させることによって、２つ以上の同期パターンに関
する同期獲得処理を並行して実施できる。

【００２３】単一のフレーム同期検出手段しか持たない
この種の従来回路では、この回路が一旦同期獲得動作に
入った後は１フレーム分の時間を経ないと次の動作に移
ることができず、この１フレーム分の時間経過時点でフ
レーム同期が得られなかった場合には更に同じ動作を継
続しなければならなかったが、同期獲得処理を並行して
行えるようにした本発明回路によれば、この種の時間の
ロスを解消して、同期獲得までの時間を大幅に短縮化で
きる。

【００２４】

【実施例】以下、本発明の実施例を添付図面に基づいて
詳細に説明する。図１は、本発明に係るフレーム同期回
路の一実施例を示す回路図であり、同期パターン検出部
１から出力される同期パターン検出信号Ｓ4 によりフレ
ーム同期をとる機能回路として、３つのフレーム同期モ
ジュール２ａ，２ｂ，２ｃが設けられている。その他の
構成要素として、この回路には、フレーム同期モジュー
ル２ａ，２ｂ，２ｃの各々から出力されるフレーム同期
パルスＳ7a，Ｓ7b，Ｓ7cの中の１つをこの回路全体のフ
レーム同期パルスＳ9 として選択するセレクタ３が備わ
っている。また、この回路には、ゲート４と、ゲート５
-1及び５-2が設けられ、このうち、特に、ゲート４は、
フレーム同期モジュール２ａ，２ｂ，２ｃの各々から出
力される同期確立信号Ｓ8a，Ｓ8b，Ｓ8cの中から１つを
この回路全体の同期確立信号Ｓ10として選択出力する機
能回路である。

【００２５】次に、このフレーム同期回路の動作につい
て説明する。まず、始めに、この回路には、リセット信
号Ｓ3 が入力され、フレーム同期モジュール２ａ，２
ｂ，２ｃがリセットされる。リセット信号Ｓ3 の解除
後、制御信号（入力）Ｓ5aの入力を受けるフレーム同期
モジュール２ａのみが同期パターン検出部１から出力さ
れる同期パターン検出信号Ｓ4 の入力待ちの状態とな
る。

【００２６】この時、フレーム同期モジュール２ｂ，２
ｃに対してはゲート５-1，５-2を通って入力する制御信
号（入力）Ｓ5b，Ｓ5cが動作禁止を示す信号内容となっ
ており、これにより、当該時点で動作を行なうことがで
きるのはフレーム同期モジュール２ａのみとなる。

【００２７】同期パターン検出信号Ｓ4 の入力後、フレ
ーム同期モジュール２ａは同期を獲得する動作に移る。
ここで、同期パターン検出信号Ｓ4 の出力された位置が
正しい同期パターンの位置であれば、フレーム同期モジ
ュール２ａの同期を獲得する動作のみが引き続き行なわ
れる。

【００２８】これに対して、同期パターン検出信号Ｓ4
の出力された位置が正しい同期パターンの位置でなかっ
た場合（データ信号Ｓ1 のデータ列が同期パターンと一
致するような場合）、次に正しい位置の同期パターンの
検出により同期パターン検出信号Ｓ4 が出力されるのは
上述した同期獲得動作の開始後、１フレーム分のデータ
が流れ過ぎる前のタイミングとなる。

【００２９】この場合、フレーム同期モジュール２ａは
既に動作中であるが、フレーム同期モジュール２ｂに対
してはゲート５-1を通して動作許可を指示する内容の制
御信号（入力）Ｓ56が入力されるため、フレーム同期モ
ジュール２ｂは同期を獲得する動作に移行する。

【００３０】一方、フレーム同期モジュール２ｃに対し
てはゲート５-2を通して、引き続き動作禁止を指示する
内容の制御信号（入力）Ｓ5cが入力されており、ここで
動作を行なうことができるのはフレーム同期モジュール
２ｂのみに制限される。

【００３１】このように、本発明では、同期パターン検
出信号Ｓ4 の出力位置が以前に出力された位置に対して
フレーム長の整数倍になっていない時は、次段のフレー
ム同期モジュールを順に動作開始させるような構成とな
っている。

【００３２】それぞれのフレーム同期モジュール２ａ，
２ｂ，２ｃから出力されているフレーム同期パルスＳ7
a，Ｓ7b，Ｓ7cと同期確立信号Ｓ8a，Ｓ8b，Ｓ8cはセレ
クタ３に入力されており、一番早くに同期確立状態とな
ったフレーム同期モジュールからのフレーム同期パルス
がフレーム同期回路全体としてフレーム同期パルスＳ9
として出力される。更に、同期確立信号Ｓ8a，Ｓ8b，Ｓ
8cはゲート４にも入力されており、このゲート４の出力
がフレーム同期回路全体としての同期確立信号Ｓ10とし
て出力される。次に、この回路の動作をより理解し易い
ものとするために、各フレーム同期モジュール２ａ，２
ｂ，２ｃの動作を詳述する。

【００３３】一例として、図２には、図１の回路に含ま
れるフレーム同期モジュール２ａの詳細な回路図を示し
ている。このフレーム同期モジュール２ａは、前段の回
路から入力する制御信号（この例では、同期パターン検
出部１から与えられる制御信号Ｓ5a）を受け取るフリッ
プフロップ２１-1を持ち、かつフレームカウンタ２３の
出力を制御信号（出力）Ｓ61として次段の回路に出力す
る信号経路を有する以外は図３に示した従来のフレーム
同期回路と同等の構成であると考えて良い。但し、フリ
ップフロップやゲートに関してはそれぞれ対応する機能
回路であっても図２と図３とでは異なった符号を用いて
いる。

【００３４】このフレーム同期モジュール２ａに対し、
まず、始めに、リセット信号Ｓ3 が入力され、これによ
りフレームカウンタ２３、同期保護カウンタ２４、フリ
ップフロップ２１-1，２１-2，２１-3がリセットされ
る。この時のフレーム同期回路の状態は、図５に示すハ
ンディングの状態である。

【００３５】リセット信号Ｓ3 の解除後、フリップフロ
ップ２１-1に制御信号（入力）Ｓ5aが入力されると、そ
の出力端子Ｑからの出力信号によりゲート２２-1が出力
可能に制御される。この状態で、同期パターン検出信号
Ｓ4 が出力された場合、この同期パターン検出信号Ｓ4
はゲート２２-1を通ってフリップフロップ２１-2に入力
されることになる。

【００３６】同期パターン検出信号Ｓ4 は、図１に示す
回路でデータ信号Ｓ1 上を流れているデータ列の中に、
同期パターン（図４参照）と同じデータ配列のものが存
在した時に同期パターン検出部１から出力される信号で
ある。

【００３７】同期パターン検出信号Ｓ4 がフリップフロ
ップ２１-2に入力すると、その出力端子Ｑよりリセット
信号が出力し、これがフレームカウンタ２３に与えられ
てそのリセット状態が解除される。フレームカウンタ２
３にはビットクロック信号Ｓ2 が入力されており、上記
リセット解除後にその入力クロック信号をカウントする
ことによって、このフレームカウンタ２３から１フレー
ム間隔毎にフレーム同期パルスＳ7aが出力されるように
なる。この時のフレーム同期回路の状態は、図５に示す
ハンティングの状態から後方保護の状態に遷移した状態
である。

【００３８】このフレーム同期パルスＳ7aは同期保護カ
ウンタ２４へ入力されると同時に、ゲート２２-3にも入
力される。この入力に基づくゲート２２-3の出力は、ゲ
ート２２-2を通ってフリップフロップ２１-1，２１-2，
２１-3の各リセット端子へ入力され、更にゲート２２-4
を通って同期保護カウンタ１４のクリア端子にも入力さ
れる。また、フレーム同期パルスＳ7aは制御信号（出
力）Ｓ61として、次段のフレーム同期モジュール２ｂに
対して出力される。

【００３９】ここで、フレームカウンタ２３にビットク
ロック信号Ｓ2 が１フレーム長のビット数だけ入力され
て、フレーム同期パルスＳ7aが出力される時の詳しい動
作状態を考察する。

【００４０】フレームカウンタ２３のリセット解除に利
用された同期パターン検出信号Ｓ4がフレーム（図４参
照）中の正規の同期パターンの位置で出力された場合に
は、図１に示す回路中のデータ信号Ｓ1 に誤りがない限
り同期パターンはその後も周期的に現れるため、フレー
ム同期パルスＳ7aの出力位置では同期パターン検出信号
Ｓ4 が必ず出力されることになる。

【００４１】この状態では、同期パターン検出信号Ｓ4
がゲート２２-3のゲート入力信号となってフレーム同期
パルスＳ7aは当該ゲート２２-3で止められるため、フレ
ームカウンタ２３、同期保護カウンタ２４、フリップフ
ロップ２１-1，２１-2，２１-3はリセットされないまま
となり、フレーム同期パルスＳ7aで同期保護カウンタ２
４の値が１つインクリメントされる。この時のフレーム
同期回路の状態は図５に示す後方保護の状態である。

【００４２】また、この時、フレーム同期モジュール２
ａからは制御信号（出力）Ｓ61が出力されるため、次段
以降のフレーム同期モジュール２ｂ，２ｃに対しては制
御信号（入力）Ｓ5b，Ｓ5cが与えられることはなく、同
期パターン検出信号Ｓ4 が入力されてもこれらのフレー
ム同期モジュールは動作を開始しない。

【００４３】データ信号Ｓ1 に誤りがない状態が続く
と、同期保護カウンタ２４の値が更にインクリメントさ
れてやがて設定値に達する。すると、同期保護カウンタ
２４から出力される信号によりフリップフロップ２１-3
がセットされ、同期がとれたことを指す同期確立信号Ｓ
8aが出力される。この時のフレーム同期回路の状態は図
５に示す同期確立の状態である。

【００４４】この同期確立信号Ｓ8aは、図１に示す回路
中のゲート４を通ってフレーム同期回路全体の同期確立
信号Ｓ10として出力される。また、セレクタ３では、フ
レーム同期モジュール２ａから入力されるフレーム同期
パルスＳ7aを選択し、これをフレーム同期回路全体のフ
レーム同期パルスＳ9 として出力する。

【００４５】次に、フレームカウンタ２３のリセット解
除に利用された同期パターン検出信号Ｓ4 が、伝送フレ
ーム（図４参照）中の正規の同期パターンの位置以外で
の同期パターンの検出により発生した場合の動作状態に
ついて考察する。

【００４６】この状態は、上記フレームの同期パターン
の位置以外のビット列がたまたま同期パターンと同じパ
ターンとして現れた時に起こり得るものである。この場
合、フレーム同期モジュール２ａのフレームカウンタ２
３では、フレーム同期パルスＳ7aが出力される前に、例
えば、正規の同期パターンの位置で同期パターン検出信
号Ｓ4 が続けて出力される状況が起こり得る。

【００４７】この時、フレーム同期モジュール２ａで
は、フレームカウンタ２３に入力するビットクロック信
号Ｓ2 が１フレーム長のビット数に満たないために、フ
レーム同期パルスＳ7aすなわち制御信号（出力）Ｓ61が
発生しない。これにより、フレーム同期モジュール２ａ
から次段のフレーム同期モジュール２ｂに対してはゲー
ト５-1を通って制御信号（入力）Ｓ5bが与えられ、直ち
にこのフレーム同期モジュール２ｂが同期獲得動作を開
始することになる。

【００４８】ここで、フレーム同期モジュール２ｂを起
動する同期パターン検出信号Ｓ4 がフレーム（図４参
照）中の正規位置の同期パターンの検出に対応して入力
したものである場合には、その後、１フレーム期間を経
てこのフレーム同期モジュール２ｂにより同期が獲得さ
れることになる。

【００４９】しかしながら、このフレーム同期モジュー
ル２ｂに対して同期パターン検出信号Ｓ4 が入力された
位置も正規の同期パターンの位置でない時には、この同
期パターン検出信号Ｓ4 の入力時点から上記同様の制御
を経て更に次段のフレーム同期モジュール２ｃの動作が
開始される。

【００５０】このようにして、本発明では、異なる位置
で出力された複数の同期パターン検出信号に対する同期
獲得動作が並行して実施されることになる。この並行動
作を行なっているフレーム同期モジュール２ａ，２ｂ，
２ｃの中で正規の同期パターンの位置で出力された同期
パターン検出信号Ｓ4 によって動作を開始したモジュー
ルだけが同期確立信号を出力することになり、これがゲ
ート４によりフレーム同期回路全体の同期確立信号Ｓ10
として選択される。

【００５１】この種の単一のフレーム同期モジュールに
より構成されていた従来回路（図３参照）では、正規の
同期パターンの位置でないのに同期獲得動作を始めてし
まった場合は、その同期パターンを見つけた位置が正し
い同期パターンの位置でないと判断されるまでの１フレ
ーム期間は、データ信号上に正しい位置での同期パター
ンがきても同期獲得動作ができず、同期獲得までに長時
間を要していたが、上述の如くフレーム同期モジュール
を複数備えた本発明回路では、同期パターン検出部から
与えられる複数の同期パターン検出信号に対して同期獲
得動作を並行して進めることによって、同期確立までの
時間短縮が可能となる。

【００５２】

【発明の効果】以上説明したように、本発明のフレーム
同期回路によれば、同期パターン検出部から出力される
同期パターン検出信号によりフレーム同期をとるための
機能回路を複数設け、これら各機能回路を、同期パター
ン検出信号が出力される度に順に同期獲得動作させるよ
うにしたため、同期パターン検出信号が正しい位置の同
期パターンの検出に基づいて出力されたか否かに拘らず
これら全ての同期パターン検出手段に関して同期獲得処
理を並行して進めることができ、これによって同期確立
までの時間を大幅に短縮化できる。

【図面の簡単な説明】

【図１】本発明に係るフレーム同期回路の一実施例を示
す回路図。

【図２】図１に示したフレーム同期回路におけるフレー
ム同期モジュール２ａの詳細構成を示す回路図。

【図３】従来のフレーム同期回路の構成例を示す回路
図。

【図４】この種のフレーム同期回路の検出対象である同
期パターンを含む伝送フレームの構成例を示す図。

【図５】この種のフレーム同期回路のフレーム同期の獲
得に係る状態遷移図。

【符号の説明】

１ 同期パターン検出部 ２ａ，２ｂ，２ｃ フレーム同期モジュール ３ セレクタ ４，５-1，５-2，２２-1〜２２-8 ゲート ２１-1〜２１-5 フリップフロップ ２３ フレームカウンタ ２４ 同期保護カウンタ Ｓ1 データ信号 Ｓ2 ビットクロック信号 Ｓ3 リセット信号 Ｓ4 同期パターン検出信号 Ｓ5a，Ｓ5b，Ｓ5c 制御信号（入力） Ｓ61，Ｓ62 制御信号（出力） Ｓ7a，Ｓ7b，Ｓ7c フレーム同期パルス（モジュール出
力） Ｓ8a，Ｓ8b，Ｓ8c 同期確立信号（モジュール出力） Ｓ9 ，Ｓ91 フレーム同期パルス（回路出力） Ｓ10，Ｓ101 同期確立信号（回路出力）

Claims (1)

【特許請求の範囲】
1. 【請求項１】 フレーム化されて送られてくるデータ列
   の中に含まれるフレーム同期パターンを検出する同期パ
   ターン検出手段と、 同期パターンの検出後、１フレーム期間経過後に再び同
   期パターンが検出された時に同期が獲得されたことを指
   す同期確立信号を出力する機能モジュールによって構成
   され、各々がそれぞれ異なるタイミングにおける前記フ
   レーム同期パターンの検出に対して順に同期獲得動作を
   開始するように制御される複数のフレーム同期検出手段
   と、 該フレーム同期検出手段の中から最初に出力された同期
   確立信号をフレーム同期回路全体の同期確立信号として
   選択する出力選択手段とを具備することを特徴とするフ
   レーム同期回路。